GPS/Galileo双频双模接收机射频前端的系统设计与实现

提出一种双频带混合GPS/Galileo射频前端接收系统。所设计的接收系统同时接收GPSL1/L5和GalileoE1/E5a两路信号,从而节约系统资源,降低成本。并结合现有资源,给出一种接收机的设计实例,重点分析了混频部分、本振部分及控制部分的实现方法并给出了具体的电路设计。通过利用频谱仪及射频信号发生器对设计实例进行系统测试,系统的整机增益和噪声系数全部符合设计指标。     

基于DSP的Galileo/GPS联合导航定点算法研究

文章对比了GPS、Galileo及Galileo/GPS联合导航系统的性能,研究了基于最小二乘单点定位定点解算工程实现算法。仿真结果表明,Galileo/GPS联合导航较独立系统可见星数目、GDOP值及定位精度有明显的改善和提高。通过TMS320C6416 DSP硬件平台测试表明,研究的定点解算算法较浮点解算算法定位精度变化很小,具有较快的解算处理时间,为Galileo/GPS联合导航的实际应用打下了基础。     

GPS和Galileo导航电文设计分析

导航电文设计的优劣直接影响卫星导航定位的可靠性,该文以GPS和Galileo导航系统的导航电文设计为例,汇总了GPS和Galileo系统导航电文设计的最新成果,比较分析GPS传统的导航电文格式NAV和新的民用导航电文格式CNAV以及Galileo系统的导航电文,并对导航电文数据结构、编排方式、差错控制以及播发方式等方面的性能进行评估,进行导航电文的优化设计,以期为我国北斗导航系统的电文设计提供借鉴。     

一种GPS/Galileo双模双频接收机射频前端芯片设计

提出了一种双频带混合GPS/Galileo接收系统,GPS与Galileo共同运作,规避了单一模式的安全漏洞,使卫星定位提供更稳定、更可靠、更安全的导航服务成为可能.接收系统同时接收GPS L1/L2和Galileo E1/E5a信号,提高了系统灵敏度,可以实现高精度定位和实时导航定位,同时能够最大限度地复用射频硬件资源,大大减少了芯片面积的消耗和系统功耗.通过系统参数仿真,各系统性能指标均满足设计要求.     

BD2/GPS双模车载导航终端系统设计

作为中国自主研制和建立的卫星导航系统,BDS的运行将从根本上解决长期依赖于GPS系统面临的风险问题.但在技术没完全成熟之前, BD2/GPS双模导航将是车载导航的发展趋势.文章提出了一种基于BD2/GPS的双模车载导航终端系统的设计方案,包括硬件系统和软件系统,并介绍了设计思路.     

Galileo E1/GPS L1波段载波频率的设计与实现

Galileo/GPS伪卫星系统对载波频率的性能有着很高的要求,提出了采用PLL技术和DDS技术结合应用的方法来设计Galileo/GPS高精度伪卫星频率合成器的设计方案,E1/L1波段载波频率经过二次混频后输出。混频模块通过ADS仿真,输出的载波频率能满足系统杂散抑制指标。最后基于此频率合成器方案制作PCB板且经过调试,E1/L1波段载波频率的各项指标符合设计要求。     

USB设备接口IP核的设计

讨论了用Verilog硬件描述语言来实现USB设备接口IP核的方法，并进行了FPGA的验证。简要介绍USB系统的体系结构，重点描述USB设备接口IP核的结构划分和各模块的设计思想，最后给出FPGA验证方案及其实验结果。结果表明此IP核可作为一个独立的模块嵌入到SoC系统中。     

基于数字变频处理的GPS/BDS双模捕获

全球定位系统(Global Positioning System,GPS)与"北斗"定位导航系统(Beidou Navigation Satellite System,BDS)的双模导航能够提高定位稳定性与精确性,但通常在前端硬件设计中需要建立双通道对GPS和BDS射频信号分别进行处理,极大地增加了硬件设计复杂度以及功率的消耗。针对双通道硬件设计的复杂性问题,提出了在Matlab环境下对GPS/BDS双频信号进行数字变频处理的方法。该方法将硬件中的变频功能在软件中实现,从而降低了硬件设计的复杂度且保证了算法与不同全球卫星导航系统(Global Navigation Satellite System,GNSS)以及前端硬件的兼容性。实验结果表明,在不同的单通道硬件设计下,利用该方法能够成功在软件中消除与L1或B1的频偏得到捕获信号,并捕获到GPS/BDS可见卫星信息。     

GPS L1信号C/A码的高效并行软件相关器研究

在GPS软件接收机的捕获和跟踪算法中,相关器的运算是很大的计算负担,为了能够快速的计算,提出了一套用于GPS软件接收机的,处理CDMA扩频信号的软件相关器高效并行算法,主要针对耗时较多相关器进行算法优化,并给出了实际运行结果和性能分析,表明了本文提出的优化算法与直接浮点计算的方法相比,将软件相关器的处理速度提高了约4倍。而且,运用高效并行软件相关器的跟踪算法能够正确跟踪,并解调信号。介绍的相关器的设计方法适用于所有卫星导航系统的软件接收机。     

GPS接收机相关器的电路设计

阐述了GPS相关器的工作原理并用Verilog硬件描述语言实现的GPS数字相关器的全部设计,它由控制接口模块和相关通道组成,并在Modelsim6．0下后仿真通过。该电路用Altera的FPGA实现,工作正常,性能可靠,完全可以达到GPS接收机的工作要求,并可以采用VLSI实现。     

SoC中的IP核同步设计方法

基于对IP核复用的集成效率考虑,针对片上系统的设计特点构造了一种新型的IP核模型.该模型包括用于描述IP核的延迟信息的时序接口模块、多时钟域适应的再同步接口模块和IP功能描述模块.然后给出了该模型在片上系统中的集成方法.实际电路综合结果表明,和现有IP核集成相比,应用该模型进行片上系统集成,设计效率可以提高近30%,性能提高约15%.     

嵌入式SoC中PWM IP核的设计实现

利用PWM可以简单方便地扩展语音功能.系统阐述了一种用于嵌入式SoC中的PWM IP核的功能和结构,采用Verilog硬件描述语言实现各子模块的设计,利用VCS工具进行仿真和验证,并详细介绍了录音回放模式的FPGA板级测试过程.该PWM IP核主要用于产生高质量的声音和音调,已经成功应用于一款嵌入式微处理器芯片中,并通过实际的流片和测试.     

一种适合于SoC集成的UART核的设计实现

文章主要介绍一个通用异步接收器／发送器（UART）核的设计。按串行通信协议进行设计，具有模块化、兼容性和可配置性，适合于SoC（System—on—a—Chip）应用。仿真结果表明该核满足收发要求，功能正确；在RTL级充分考虑了资源共享，实现了对电路的优化。该IP核已用于一款16位定点DSP芯片的设计中。     

应用于SoC的低功耗MPEG-1／2音频解码IP

文章设计了一个低功耗、可复用、MPEG-1／2 LayI／Ⅱ／Ⅲ音频解码IP核。该IP核主要应用于包含一个CPU的嵌入式多媒体处理系统。该IP核包含了一个Software-Core和一个Hardware-Core,在两者的配合下,可以在非常低的时钟频率下高精度解码MPEG-1／2 LayI／Ⅱ／Ⅲ音频码流。在实时解码128kbps／44．1kHz MPEG-1／2LayerⅡ码流时,Hardware-Core工作在5．6448MHz,Software-Core工作在8MHz。文章最后给出另一个该IP在典型SoC系统中的应用。Hardware-Core在CMOS0.18μm工艺下,芯片面积为1520μm×1280μm。     

数字IP核的IEEE Std1500外壳架构设计研究

IP核可测试性架构的多样性、互不兼容性给SoC的测试带来不便,IEEE Std1500针对此问题提出了一种标准的、可配置的可测试性架构,如何设计实现这种架构便成为SoC测试研究的热点问题.基于IEEE Std1500,利用边界扫描技术,结合自行设计的IP核,本文给出标准化架构的设计过程,利用quartus ii平台仿真验证了多种测试指令下设计的有效性.提出的外壳并行配置设计打破传统串行测试的局限性,为实现SoC中IP核的并行测试、缩短测试时间提供新的思路.     

用于数模混合电路中ADC测试的IP核设计

针对片上系统(SoC)中模数转换器(ADC)的测试,提出了一种测试IP核结构。IP核主要由模拟信号源、换位器和标准数模转换器(DAC)等组成,能够根据设计者不同的需求选择不同的测试方案。针对ADC的低位呆滞故障以及跳变故障的检测,提出了一种新的检测方法,解决了ADC低位故障检测困难的问题,该方法还可以用于对电压稳定度以及噪声的测量。通过对IP核数字电路部分的设计与仿真,证明IP核是可行的。     

基于IP核复用技术的SoC设计

概述了国内外IP产业的发展情况,论述了我国发展IP核复用技术SoC设计的可能性和必要性,指出我国急需发展的关键芯片及IP核种类.     

GPS和Galileo接收机的芯片技术与系统设计

讨论了主流GPS芯片厂商最新产品的特性,并给出了GPS和Galileo以及A-GPS接收机设计的各种实现方案.然后介绍了基于Nemerix公司GPS芯片组的卫星定位信号接收机的设计,并分析了系统的整体结构以及各部分电路在设计和调试时的注意问题.论述了软件接收机的设计,展望了GPS和Galileo接收机技术未来的发展趋势.     

SoC与IP复用及其发展策略

介绍SoC的特性和应用以及IP的芯核与复用技术，并提出我国发展SoC和IP核的策略。