大规模多天线系统的技术展望

介绍多天线技术在3GPP中的标准演进,并分析当前3GPP标准中多天线技术的制约因素,结合当前无线通信系统的产业化发展现状,对于未来无线通信研究热点之一的大规模多天线技术进行探讨。     

5G大规模天线技术发展及创新方向

针对5G大规模天线当前系统架构及技术方案,提出新的技术发展及创新方向,包括低剖面、轻量化辐射单元、高精度幅相校准网络、多合一密集辐射阵、高集成化去反射板设计、天线集成滤波器、天线与滤波器共模组,机械移相及数字成形相结合、5G 双频天线、4G＆amp;5G 融合天线等。针对每一个技术创新方向进行了概述和有益性说明。     

面向5G的大规模天线无线传输理论与技术

随着4G无线网络的实现,人们提出了5G网络的开发计划.为了能够满足5G网络对信息传输的需求,应当在各个方面进行创新,以提高系系统效率.本文就面向5G的大规模天线无线传输理论与技术进行探讨,从信息信息获取、传输方法、资源分配三个技术层面进行了阐述,希望通过本文的阐述能够促进我国5G网络技术的进步,为我国5G时代的到来作为一定的贡献.     

大规模天线阵列系统技术探析

无线数据业务的爆炸式增长,特别是用户对高清晰度视频、手机电视等多媒体业务的需求越来越多,对无线通信系统的网络容量提出了更高的要求,提升频谱效率是满足未来无线通信系统中网络容量需求的重要手段。分析了大规模天线阵列系统的基本原理,通过仿真验证了大规模天线阵列系统的性能,并对信道信息获取、天线阵列设计、码本设计等关键技术进行了研究,提出了相应的解决方案。研究结果表明,大规模天线阵列系统能大幅提升频谱效率,显著降低系统能耗,是非常值得深入研究的绿色通信技术。     

大规模MIMO相关信道下的联合天线分组和天线选择

在大规模多输入多输出系统中,针对密集部署的大型天线阵列之间的强相关性会抑制天线选择增益效果的问题。在系统下行链路场景下建立空间相关信道模型,提出了基于天线分组的天线选择算法。根据瞬时信道相关矩阵将天线阵列划分为若干组,保证各组内天线之间相关性较强。在完成天线分组的基础上,基于信道矩阵列范数准则在各组发射天线与接收天线之间构成的子信道矩阵中选择天线,进而构造有效发射天线与接收天线之间的信道矩阵。仿真分析了所提天线选择算法对系统遍历和速率的影响,结果表明,在基站天线数为32、接收天线数为2、选择天线数为2、天线相关因子为0.9的假设下,当信噪比为10 dB时,与基于相邻天线分组的天线选择算法相比,所提算法使系统和速率约提高了27.5%,且所提算法若要与最优天线选择算法达到相同的和速率,仅需将其信噪比提升1～2 dB即可。     

基于片外信号源的SoC低成本测试解决方案

随着SoC芯片集成度和复杂度的不断提高,其测试变得越来越复杂,测试成本也越来越高,如何降低过高的测试成本也逐渐成为研究的热点。卫星数字电视信道接收芯片作为机顶盒关键芯片之一,对低成本测试的要求也越来越迫切。文章针对某卫星数字电视信道接收芯片,通过分析该芯片的内部模块功能,采用片外信号源方法设计该芯片的低成本测试方案,并在自动测试系统T6575上实现。实际生产结果表明,该方法能极大降低芯片测试成本。     

5G大规模天线系统研究现状及发展趋势

针对第5代移动通信的关键技术-大规模天线技术,介绍了国内外、研究机构的研究现状。总结了贝尔实验室、美国莱斯大学、大唐电信、华为、中兴、54所等国内外多家单位的研究成果。在此基础上,分析了5G大规模天线系统的发展趋势,提出了有源集成化天线是5G大规模天线系统的必然选择,并分析了大规模有源集成化天线在第五代移动通信系统中遇到的挑战。     

基于扫描的SoC全速测试及应用

介绍了在系统级芯片(SoC)测试中所用到的基于扫描结构的全速测试。首先介绍了转换故障模型和路径延迟故障模型,以及测试时采用的具体的两种测试方法,然后总结了一些测试时要注意的事项。最后结合上述理论,对一款基于ARM的自主研发SoC芯片进行了实验,并用时序测试矢量对stuck-at故障进行模拟,减少了测试矢量的个数,节约了测试成本,得到了预期的结果。     

基于天线选择技术的大规模下行MU-MIMO系统能效分析

为了提高大规模多用户多输入多输出(MU-MIMO)下行系统的能效,提出了一种基于发送天线选择技术的能效优化机制。首先建立了同时考虑发送功率与电路功耗的新的系统功耗模型,并基于该模型,分析了基站配置天线数目与所有接收终端用户数目对系统总功耗及能效的影响。然后通过理论推导得到了系统能效最优时的最优天线选择数目,并与使用全部天线时的系统能效进行比较。仿真结果表明,所提出的发送天线选择机制通过优化激活部分基站天线能够明显提高系统能效。在用户数为10、发送功率分别为40 W和10 W时,与使用全部天线相比,天线选择技术能够分别使得系统能效获得大约12%和78%的性能增益。     

一款嵌入式芯片总线仲裁器的设计和评估

针对片上系统(SoC)总线设计中仲裁机制的选取往往局限于抽象的定性分析,以一款嵌入式处理器芯片为设计平台,实现了固定优先级、轮转优先级和混合优先级的仲裁电路设计,并建立了仿真测试平台,通过仿真对总线主设备的总线占有率、最差等待响应时间进行了定量分析比较,得出了混合优先级仲裁机制较单一的固定优先级与轮转优先级仲裁机制在体现公平性与优先性上更有效的结论,对其他嵌入式系统总线的仲裁设计与改进提供了很好的参考.     

SoC设计验证策略及方法学

验证在SoC设计过程中有十分重要的作用,它将影响到芯片的整体开销和质量.本文首先介绍了当前业界比较常用的一些验证技术的特点,包括仿真技术、静态验证技术、形式验证、物理验证等,然后通过实例论述在SoC设计验证中的关键技术--重用技术、随机约束验证、自检技术和形式断言验证.     

无线传感器网络SoC休眠唤醒机制的设计实现

在网络节点SoC中常用的低功耗策略是提供休眠唤醒支持.首先分析了电路功耗产生机理的基础上,采用关闭时钟和关闭电源的两种不同的休眠工作模式及为实现它们的双电源供应结构,讨论了其中的支持休眠唤醒机制的供电模块设计、数据保持和隔离设计和MAC时钟恢复问题,最后利用可配置的协处理器和双振荡器设计以实现缩短唤醒时间.     

HDTV SoC集成芯片的总线设计与验证

文章提出了一种适合于HDTV SoC的AMBA总线设计方案,并对整个架构进行了详细的验证;实践证明,AMBA总线非常适用于HDTV SoC系统;与用硬件描述语言构建的测试平台相比,软硬件协同的验证方法不但有更高的仿真覆盖率,而且更加高效省时.     

国产算法安全芯片与市场应月

随着信息技术的发展,物联网进程逐渐加快,信息安全工作愈加重要。安全芯片可以应用在信息系统安全的各个方面,安全芯片具有更高的安全性和其他方案不可比拟的优点;国家密码管理局颁布的国密算法具有安全性和制度性两方面优势。因此,将国产算法与安全芯片技术相结合,采用国产算法的安全芯片必将在信息社会各领域中得到广泛应用,并具有巨大的市场前景。     

SoC设计中的片上通信体系结构研究

以超深亚微米工艺和IP核复用技术为支撑的系统芯片(SoC)技术,是目前超大规模集成电路和嵌入式电子产品设计的主流.SoC中各IP核之间的片上通信体系结构是SoC设计关键技术之一,同时对SoC的性能起着至关重要的作用.提出一种SoC中的混合片上通信体系结构,该体系结构将传统的共享总线与片上网络相结合,既保留了片上共享总线面积小的优点,又具有片上网络的并行通信的优点.此外,该混合片上通信还可以扩展到二维网络.     

数字视频处理接口的SoC设计方法

文章从SoC设计方法学的角度，讨论了基于SoC平台的数字视频处理IP的互连问题，并提出数字视频处理的数据总线和控制配置总线分离、同步的总线互连策略。同时，讨论了嵌入式专用视频处理在线配置的串行总线接口模块的设计，并针对视频处理参数配置的特点，提出了基于视频信号和系统时钟的双重同步结构。该设计已成功地应用于数字化处理电视芯片。     

基于数字电视基带SoC芯片的可测性设计

介绍了基于数字电视基带SoC芯片的可测性设计方案.根据系统中不同模块的特点采取有针对性的可测性设计方案,对片内存储器进行内建自测试;对组合逻辑电路、时序逻辑电路采用近全扫描的测试方案;最后采用IEEE1149.1的控制单元作为芯片可测性设计部分的控制单元,控制芯片的测试功能.经测试,该可测性设计满足设计规划的面积和功耗的要求,并且系统的测试覆盖率达到了99.26%.     

龙芯税控SoC中Bootloader的设计与分析

本文介绍了龙芯税控SoC中Bootloader的设计过程,并详细分析了Bootloader中关于外部中断(IRQ)处理的详细过程.     

多电源混合电压SoC的全芯片ESD设计实例

SoC是含有微处理器、外围电路等的超大规模集成电路,具有器件特征尺寸小、复杂度高、面积大、数模混合等特点,SoC的ESD设计成为设计师面临的一个新的设计挑战。文章详细介绍了一个复杂的多电源、混合电压专用SoC芯片的全芯片ESD设计方案,并结合电路特点仔细分析了SoC芯片ESD设计的难点,提出了先工艺、再器件、再电路三个层次的分析思路,并将芯片ESD总体解决方案中的关键设计重点进行了逐一分析,最后给出了全芯片ESD防护架构的示意图。该SoC芯片基于0.35μm 2P4M Polycide混合信号CMOS工艺流片,采用文中提出的全芯片ESD防护架构,使该芯片的HBM ESD等级达到了4kV。