一种用于时钟产生的低功耗电荷泵锁相环设计

设计了一种用于时钟产生的电荷泵锁相环(CPPLL),其压控振荡器(VCO)采用了新颖的带电流补偿的电流减法器结构。采用Charted2.5V、0.25μmCMOS工艺,整个芯片的面积为300μm×400μm,VCO输出频率范围为55MHz～322MHz。整个电路功耗低,VCO输出频率为240MHz时,功耗为6mW。Hspice仿真结果表明,VCO输出时钟为96MHz时,峰峰值抖动为320ps。     

一种适用于相变存储器锁相环时钟的新型电荷泵

设计了一款低噪声、低功耗的电荷泵,适用于相变存储器驱动电路中的锁相环时钟。与其它结构的电荷泵相比较,此款电路对时钟馈通与电荷注入等干扰免疫力强。根据相变存储器对驱动电路低噪声的性能要求,本电路具有低的热噪声和1/f噪声。仿真结果表明输出电压在0℃~80℃温度范围内最大仅有11mV的偏差,其与PFD所产生的相位噪声在1MHz频率下为-102dB。电路采用40nm CMOS工艺设计,电源电压2.5V,功耗0.125mW,芯片面积60 m×55 m。     

一种低功耗射频CMOS电荷泵锁相环的设计

CMOS电荷泵锁相环的应用越来越广泛,这也加强了人们该内容的研究与分析。过去,受各方面技术原因的限制,CMOS电荷泵锁相环在具体应用过程中的能量消耗较大,这对其应用造成了一定的不良影响,而近几年随着各项技术的逐渐成熟,人们加强了对低功耗射频CMOS电荷泵锁相环设计的研究,从而满足低功耗、快速锁定要求。目前,人们在该项内容的研究上已经取得了一定的成绩,但是与期望的标准还存在一定差距。文章研究了一种低功耗射频CMOS电荷泵锁相环的设计。     

一种应用于锁相环的线性化电荷泵电路

采用0.18 μm SiGe BiCMOS工艺,设计了一种线性化电荷泵电路,并对线性化电荷泵原理进行了分析.基于采样保持原理的充放电电路,配合特定时序逻辑电路,实现了较优的电荷泵线性化和锁相环鉴相杂散性能.该线性化电荷泵用于锁相环的闭环测试.结果表明,与非线性化电荷泵相比,闭环100 kHz频偏处相位噪声性能提升了 9...     

一种基于0.18 μm CMOS工艺的电荷泵锁相环

基于SMIC 0.18 μm CMOS工艺,设计了一种锁定频率范围为36~96 MHz的电荷泵锁相环。通过压控振荡器控制电压Vtune的反馈对输出电流进行动态调整,降低了电荷泵充放电流失配和漏电电流,减小了输出时钟的参考杂散。采用电压缓冲器作为VCO控制电压的输入,隔离了电荷泵开关切换产生的高频噪声,改善了输出信号的频谱纯度。测试结果表明,该锁相环的工作电流为170 μA,工作电压最低为1.5 V,芯片面积为0.04 mm²,适用于低功耗、低成本应用领域。     

一种低抖动电荷泵锁相环频率合成器

设计一种低抖动电荷泵锁相环频率合成器,输出频率为400 MHz~1 GHz。电路采用电流型电荷泵自举结构消除电荷共享效应,同时实现可编程多种输出电流值。通过具体的频率范围来选择使用的VCO,获得更小的锁相环相位抖动。电路采用0.13μm 1.2 V CMOS工艺,芯片面积为0.6 mm×0.5 mm。Hsim后仿真结果显示当输出频率为1 GHz时,锁相环频率合成器的锁定时间为4.5μs,功耗为19.6 mW,最大周对周抖动为11 ps。     

一种锁相环中高性能电荷泵电路

设计了一种新型电荷泵电路.该电荷泵电路采用可调节共源共栅结构增大输出阻抗,具有结构简单、速度快、充放电电流匹配性好、抑制了电荷注入等特点.采用0.18μmCMOS工艺模型以及Hspice仿真工具的仿真结果显示,输出电压在0.4~1.3V之间变化时,电荷泵的充放电电流处处相等.     

一种用于高速锁相环的新型CMOS电荷泵电路

提出了一种适用于高速锁相环电路的新型CMOS电荷泵电路。该电路利用正反馈电路提高电荷泵的转换速度，利用高摆幅镜像电流电路提高输出电压的摆动幅度，消除了电压跳变现象。电路设计和H-SPICE仿真基于BL 1．2μm工艺BSIM3、LEVEL=47的CMOS库，电源电压为2V，功耗为0．1mW。仿真结果表明，该电路可以很好地应用于高速锁相环电路。     

一种用于模数转换器时钟管理电路的电荷泵

采用0.13μm CMOS工艺,设计了一种用于模数转换器时钟电路的电荷泵。在共源共栅充/放电流源与其偏置电路之间增加传输门,有效地抑制了电荷泵关闭时产生的漏电流。同时,采用电流源提升技术,有效地提高了电荷泵充/放电电流支路的阻抗,抑制了沟道长度调制效应的影响,提高了电荷泵的电流匹配性。仿真结果表明,在1.2 V电源电压、20μA输出电流的条件下,输出电压的变化范围为0.13～0.93 V时,该电荷泵的充/放电电流失配低于1%。     

一种宽频率范围电荷泵锁相环快速锁定方法

以一种适用于现场可编程门阵列(FPGA)芯片的宽频率范围电荷泵锁相环(CPPLL)为例,介绍了一种通过添加简单辅助电路来减小锁相环(PLL)上电锁定时间的方法.该方法在传统电荷泵锁相环的基础上添加了预充电电路,可以大大减少压控振荡器控制电压(VCIRL)拉升的时间.除此之外还添加了频率比较电路,将较宽的频率范围分成若干...     

用于时钟恢复电路的低抖动可变延迟线锁相环电路

文中给出了一个基于压控可变延迟线的电荷泵锁相环电路的设计,用于时钟恢复电路中采样时钟沿的定位,它的工作不受环境和工艺的影响,保证了采集数据的准确性。应用于延迟线中的改进的延迟单元有效地减小了相位抖动,环路滤波电路的设计避免了电荷重新分配引入的影响。电路采用0.35umTSMC的MOS工艺,在3.3V的低电压下工作,模拟得到在最坏情况下,单个延迟模块的相位抖动为20ps,输出静态相位误差仅45ps。     

用于电荷泵锁相环的无源滤波器的设计

探讨了应用于无线通信领域的锁相环中的环路滤波器的设计方法。采用基于锁相环交流频域特性分析的方法，设计了电荷泵锁相环中的无源低通滤波器。文章讨论了基本无源滤波器的设计方法，着重介绍了三阶无源低通滤波器的设计过程。给出了采用这种方法设计的滤波器和电荷泵锁相环的仿真结果。     

基于数字锁相环的星载光谱仪本地时钟源设计

该文针对太阳同步轨道卫星由于通讯误码导致卫星时钟不正常翻转造成的错误,提出了纠错策略。基于卫星时钟和本地时钟授时误差互补的特点,设计了一种应用于低频输入信号和大倍频系数条件下的数字锁相环(DPLL),利用数字锁相环使本地时钟跟踪卫星时钟秒脉冲的相位波动,实时消除本地时钟的累积误差。对该时钟源进行了理论分析和实验验证,用现场可编程门阵列(FPGA)予以实现。实验表明,该设计实现的时钟源可以实时纠正卫星时钟出现的秒脉冲不正常翻转、秒脉冲丢失、时间包跳变、时间包丢失等错误,最短可以在5个输入时钟周期内进入锁定状态,稳定工作时每秒累积误差小于100 s,可作为星载光谱仪本地时钟源使用。     

高速PLL电路中的电荷泵电路设计

提出了一种适用于USB2．0高速模式480MHz时钟产生的单片锁相环(PLL)电路中的新型电荷泵电路设计。电路设计是基于TSMC公司的0．25um CMOS混合信号模型，采用了正反馈及与电源无关的带隙基准设计方法．着重解决传统电荷泵电路设计中存在的电荷注入现象(Charge Injection)。仿真结果表明本文的设计方案提高了电路的开关速度，符合480MHz速度的PLL对电荷泵电路的要求。     

基于数字锁相环的温控变频电路设计

CC4046集成电路锁相环采用RC型压控振荡器,外接RC作为充放电元件,电路简单、成本低廉、实用价值大,可广泛应用于广播电视系统,各种通信系统,以及频率合成,自动控制及时钟同步等技术领域。利用数字集成锁相环组成温控变频电路可以克服常见温控系统可靠性低、抗干扰能力差的缺点,为温度的精确测量及需要进行温度检测控制的设备提供了一种可行的电路设计方案。     

1.6 GHz电荷泵锁相环的设计

设计并实现了一种整数型1.6 GHz电荷泵锁相环,分析了具体电路,并给出设计考虑.该电荷泵锁相环采用0.18 μm CMOS混合信号工艺制造.测试结果表明,电路中心频率1.6 GHz,偏离中心频率1 MHz处的相位噪声为-92.19 dBc/Hz;在1.8 V电源电压下,电路功耗为10 mW.芯片尺寸为100 μm×100 μm.     

电荷泵电路的分析、设计和提高性能的研究

在分析一般电荷泵电路的基础上,提出一种新的电荷泵结构,并对它的工作原理及有关性能进行了详细分析研究。ＳＰＩＣＥ模拟结果表明,与原来的电路相比,在输出电压为１５ Ｖ的情况下,电荷泵的上升时间下降了４２ ％ ,负载能力提高了１２５ ％ ,为增大ＥＥＰＲＯＭ 的容量和提高数据的擦写速度提供了有利条件     

基于1倍/1.5倍电荷泵的高效率恒流LED驱动电路设计

完成了一种具有极低脱落压差(LDO)、恒流、低纹波、亮度可连续或分级调节的高效率LED驱动电路。采用自适应电荷泵技术实现1倍/1.5倍模式之间的自动转换,并通过采用超低压差电流调节技术优化了模式转换点从而保证高效率。采用linear模式控制,保证了低输入纹波和EMI辐射。LED亮度可以用外部数字控制或使用PWM信号连续调节。该芯片可以驱动4支并联的白光LED,并保证亮度相同。输入电压范围2.7～6.5V,工作温度范围-40～ 85℃。驱动效率在80%以上,最高可以达到90%。     

基于FPGA实现的一种新型数字锁相环

针对高频感应加热电源中用传统的模拟锁相环跟踪频率所存在的问题,提出一种非常适合于高频感应加热的新型的数字锁相环。使用FPGA内底层嵌入功能单元中的数字锁相环74HCT297,并添加少量的数字电路来实现。最后利用仿真波形验证该设计的合理性和有效性。整个设计负载范围宽、锁相时间短,现已成功应用于100 kHz/30 kW的感应加热电源中。