基于LVDS的AOSHSLC接口和测试系统研究

高级在轨系统（AOS）是空一空和空一地的测控与通信数据及其他有效载荷数据进行数据处理和数据管理的系统。提出在AOS系统中,采用位于空间数据链路层中,工作于虚拟信道链路控制（VCLC）子层的高速链路控制器（HSLC）,将高速和低速有效载荷分开以降低合路器和分路器的压力。提出了高速链路控制器的硬件接口和地面测试系统的设计方案,绘出了实现和测试结果。     

基于LVDS的超高速ADC数据接收设计

超高速ADC通常采用LVDS电平传输数据,高采样率使输出数据速率很高,达到百兆至吉赫兹量级,如何正确接收高速LVDS数据成为一个难点。本文以ADS42LB69芯片的数据接收为例,从信号传输和数据解码两方面,详述了实现LVDS数据接收应该注意的问题及具体实现方法,并进行实验测试,验证了方法的正确性。     

LVDS信号的PCB设计和仿真分析

在传统并行同步数字信号的数位和速率将要达到极限的情况下,开始转向从高速串行信号寻找出路,其中以低压差分信号(LVDS)应用最广泛。文中以基于FPGA设计的高速信号下载器为例,从LVDS的PCB设计,约束设置和信号完整性仿真等多方面研究LVDS信号的实现。     

基于USB＋LVDS的FPGA远程测试系统

针对恶劣环境下测试FPGA工作性能的需要,本文提出了一种基于USB接口和LVDS传输的FPGA远程测试系统的设计方案,它以Cypress公司的CY7C68013单片机作为USB接口,采用TI公司的SN65LVDS3x传输芯片作为LVDS远程接口,能够对被测FPGA进行远程在线配置,并分别使用Jungo WinDriver和Borland Delphi设计了与之配套的设备驱动程序和数据采集程序。实验结果表明,整个测试系统具有结构简单、界面友好、性能稳定、传输距离远等优点,为测试FPGA在特殊环境下的工作性能提供了一种有效的实验手段。     

基于ATE的千兆以太网收发器芯片测试方法

千兆以太网收发器芯片是一种最高能支持1 000 Mbit/s传输速率的高速接口芯片。介绍了该类芯片的功能、硬件配置,针对ATE测试机台设计了相应的外围电路,在ATE测试机台上进行了寄存器读写测试和回环测试,利用测试机抓取了千兆以太网芯片输出的数据,测试结果验证了千兆以太网收发器芯片的功能正确性。     

基于高速并行LVDS总线在视频处理系统中的应用研究

在总线的应用分析的基础上,针对高速并行LVDS总线进行了仿真分析。首先建立了高速并行LVDS总线传输模型,对比了总线上各接收位置上信号的时域波形;然后进一步分析了各接收端抖动的变化情况,并深入讨论了造成抖动增大的主要原因和改进总线设计的方法,该结论对高速并行LVDS总线的设计提供了有效的预估和指导。     

基于LVDS接口的PCM解码板设计

介绍了一种基于LVDS接口的PCM解码板的系统组成,重点说明了LVDS接口的各分层协议及基于FP-GA实现的PCM解码方法,讨论了LVDS总线以时钟和数据恢复技术解决限制数据传输速率的信号时钟参差问题。通过测试分析,该板在PCM解码的抗干扰能力及实现解码数据的高速、可靠传输方面均达到了系统提出的技术指标。     

串行LVDS接口ADC改善电路板的布线设计

当共模信号较难处理或对系统有负面影响的时候，需要进行信号调理。部分系统的设计会将模拟变换器输出的单端信号转为全差分信号，然后将这些信号传送到筹分输入ADC。这种设计的优点是，大部分混入差分线路的噪声会问时出现在两条线路上（假设差分线路都足按差分方式平衡布局）。     

基于FPGA的LVDS接口应用

介绍了LVDS技术的原理,对LVDS接口在高速数据传输系统中的应用做了简要的分析,着重介绍了基于FPGA的LVDS_TX模块的应用,并通过其在DAC系统中的应用实验进一步说明了LVDS接口的优点。     

一种应用于高速数据通信的LVDS接收器设计

提出了一种应用于高速数据通讯的低电压差分信号(LVDS)接收器电路设计,符合IEEEStd.1596.3-1996(LVDS)标准,有效地解决了传统电路在低电源电压下不能满足标准对宽共模范围的要求以及系统的高速低功耗要求。电路采用65nm 1P9M CMOS Logic工艺设计实现,仿真结果表明该接收器电路能在符合标准的0V-2.4V的宽输入共模电平下稳定工作,在电源电压为2.5V的工作条件下,数据传输速率可以达到2Gbps,平均功耗仅为3mW。     

高可靠性数据传输系统LVDS交叉备份方法

以一种高可靠性数据传输系统为例,详细阐述了采用LVDS输出电平标准的交叉备份方案的设计,比较了LVDS端交叉和TTL端交叉各自的优缺点。对TTL端交叉备份方式进行了分析,重点讨论了TTL几端交叉备份方式解决主备故障隔离的几种方法,并分析了各种方法在实际应用中存在的不足。最后给出了该高可靠性数据系统中所采用的跨接电阻方案。该方案具有设计简单、可靠性高的优点。     

千兆比特数据率LVDS接口电路设计

设计了一个采用0.18μm1.8V/3.3V CMOS工艺制造的千兆比特数据率LVDS I/O接口电路。发送器电路采用内部参考电流源和片上匹配电阻,使工艺偏差、温度变化对输出信号幅度的影响减小50%;接收器电路采用一种改进的结构,通过检测输入共模电平,自适应调整预放大器偏置电压,保证跨导Gm在LVDS标准[1]要求的共模范围内恒定,因此芯片在接收端引入的抖动最小。芯片面积0.175mm2,3.3V电源电压下功耗为33mW,测试表明此接口传输速率达到1Gb/s。     

一种用于平板显示系统的LVDS接口驱动电路的设计

LVDS接口电路已成为平板显示系统信号传输的首选,被广泛应用于数字视频高速传输系统。本文设计了一个LVDS接口驱动电路,该驱动电路采用共模反馈环路使输出LVDS信号的共模电平稳定。在输入信号为800MHz情况下应用1stSilicon0.35μm CMOS混合信号工艺在Cadence Spectre环境下对驱动器电路进行了仿真,结果表明所设计的驱动电路各项技术参数完全符合LVDS标准。     

一种高性能CMOS LVDS接收电路的设计

提出了一种符合IEEE Std 1596.3-1996[1]标准,适用于芯片间高速数据传输的低电压差分信号(LVDS)接收电路;有效地解决了传统电路结构在电源电压降至3.3 V或更低以后不能稳定工作在标准规定的整个输入共模电平范围内的问题,电路能在符合标准的0.05~2.35 V输入共模电平范围内稳定工作,传输速率可达1.6 Gb/s,平均功耗1.18 mW。设计基于HJTC(和舰科技)Logic 0.18μm 1.8 V/3.3 V CMOS工艺,使用3.3 V厚栅MOS管和1.8 V薄栅MOS管。     

基于LVDS的长线传输模块设计

针对并行长线数据传输速度过慢的实际情况,文中介绍了一种基于LVDS串行总线长线传输模块设计。系统采用FPGA作为主控芯片,采用高速串行数字接口自适应电缆均衡器和电缆驱动芯片,增强长线电缆驱动能力,提高了LVDS数据传送的距离。其中通过双绞线电缆、光纤,DS92LV1023和DS92LV1224型号的LVDS芯片与驱动芯片CLC001和CLC006相互配合能使数据传输100米。该系统已投入使用,其性能具有较高可靠性、很强的应用价值。     

基于FPGA的CPCI和LVDS接口技术及应用

CPCI总线为不同应用的高速数字系统提供了一个通用、开放的平台,它充分发挥了PCI总线的高性能、低成本、通用操作系统等特点,而LVDS接口技术无疑也将成为解决高速数字系统数据传输的首选方案.提出了一种基于FPGA实现CPCI总线接口与LVDS接口的新方法,CPCI总线与自定义LVDS接口相结合,在不降低系统通用性的前提下,提高了系统实时并行处理能力.由于所有接口均由FPGA来实现,因此提高了系统的可重构性.