共查询到20条相似文献,搜索用时 15 毫秒
1.
针对现网引入HSPA+64QAM技术后带来的影响,分析当前现网网络优化工作切入点,重点针对64 QAM无线环境优化,从CQI、主服务小区变更等方面进行分析,通过提升CQI、影响1D事件触发等手段提升下行吞吐率,改善用户体验,使HSPA+64QAM的优势得到充分发挥。 相似文献
2.
EDGE下行单信道吞吐率是福建移动KPI重点考核指标之一。通过研究下行缺省MCS类型、下行固定MCS类型、空中接口质量、Abis资源配置与EDGE单信道吞吐率的关系,得出相关提升策略,可将EDGE单信道吞吐率提升到45kbit/s以上。该策略对EDGE性能提升具有一定的指导性作用。 相似文献
3.
通过对TD-LTE常用的不同子帧和特殊子帧配比、RS配置功率、、等组合的多种场景进行业务验证,结合TD-LTE下行功率分配的原理,定性和定量地研究了和对下行功率分配的影响,进而得出下行功率分配在实际应用中对RSRP、RS_SINR、RSRQ和上下行吞吐率的定量变化,详细分析了各配置场景在实验局中的上下行业务表现,达到根据不同需求,为多场景的覆盖、上下行吞吐率等的后续规划、优化、相关应用配置提供合理化建议的目的。 相似文献
4.
5.
1 引言
市场需求的快速增长将使得3G定义的2Mbit/s峰值传输速率显得不足,对此3GPP在R5和R6规范中分别引入了重要的增强技术,即HSDPA(高速下行分组接入)和HSUPA(高速上行分组接入),HSPA载波就是开肩HSDPA和HSUPA的载波。 相似文献
6.
7.
CDMA蜂窝移动通信系统是一种采用多址技术的通信系统,即采用不同的地址码来区分用户、基站和信道。然而由于其在多径衰落信道中的自相关和互相关特性的不理想造成了多址干扰。在扩频通信系统的下行链路中,有效地抵消多址干扰是进一步改善系统性能和提高系统容量的重要途径。本文提出一种应用于CDMA下行链路的干扰抵消算法,分析了下行链路接收机的实现原理及过程,并对其中的关键算法进行了详细地分析,仿真结果表明,所选取的下行接收算法能改善系统的性能。 相似文献
8.
9.
分组调度是HSDPA的核心技术之一,对网络性能有重要影响。在HSDPA分组调度功能和实现的基础上,重点分析对比3种典型分组调度算法原理及其对系统的影响,并通过实际测试验证,明确了不同调度算法对小区吞吐率的影响。结论:MAXCI算法下能够得到最大的系统吞吐量,公平性最差;RR算法公平性最好,系统资源利用率最低,吞吐率最小;EPF算法既考虑了用户的公平性,也能从一定程度上保证比较高的系统吞吐量,是一种实用的调度方法。 相似文献
10.
随着计算机技术的飞速发展,计算机网络已经被人们广泛应用于各行各业,尤其是无线局域网,它以不需架设线缆的优势将逐步取代传统的有线网络.然而无线局域网在实际环境中,许多因素影响了系统吞吐率,造成无线信道资源的浪费.根据这些因素可以采用容易实现的方法提高系统的吞吐率. 相似文献
11.
12.
吞吐率是4G网络构成竞争优势的关键指标,影响吞吐率的因素众多,除网络质量关键因素外,吞吐率的差异取决于网络的调度算法,调度算法由UE和eNode B联合实现。UE完成信号监测后上报CQI和RI,eNode B根据调度算法输出TM、MCS、RB等信息,本文依据海量测试,分析得出了TD-LTE网络吞吐率遵循3大最优原则,为后续TD-LTE网络规划和优化提供理论依据。 相似文献
13.
本文主要着重探讨了TD-LTE网络小区和和终端物理层理论上的峰值吞吐率,分析了上下行不同时隙配比下是否与TD-SCDMA共存系统等不同情况的区别,最后给出相应的理论物理层峰值吞吐率,可供TD-LTE网络规划参考。 相似文献
14.
15.
文章详细地介绍了在集成测试环境下,对于TD—LTE(时分.长期演进)通信系统的最高下行数据吞吐率测试技术。首先描述了TD-LTE集成测试环境.其次比较了利用各种数据传输方式进行TD—LTE通信系统基站下行数据吞吐率测试的优缺点,最后,围绕PCAP(数据包捕获库)数据传输技术,详细介绍了在TD—LTE集成测试环境下.对于... 相似文献
16.
本文主要对大学城周边WCDMA数据业务进行了一些优化,通过对现网数据进行分析,在未达到负荷上限的小区,通过优化信道类型切换参数和RLC参数,提高单MAC用户吞吐率,提高服务质量,又提升了用户感知,达到提高网络资源利用率的目的。并就优化前后进行比较,总结出提升网络资源利用率的经验。 相似文献
17.
18.
19.
本文介绍了Femtocell和宏蜂窝网络之间的交叉层干扰产生原理、场景及原因,重点分析论述交叉层干扰的解决方法。 相似文献
20.
基于XTS-AES算法提出了一种具有并行全流水结构的硬件实现方法.设计通过展开数据通路的方式,提高了吞吐率;同时还通过采用内部流水线结构优化关键路径的方式,提高了电路的时钟频率和整体工作性能.在UMC 90 nm CMOS工艺条件下,所设计的XTS-AES模块的吞吐率比目前已知XTS-AES的最高吞吐率提高了52.28%.分析结果表明,该硬件模块完全满足现阶段高速加密存储的需要. 相似文献