模拟器中基于Slave FIFO模式USB数传系统设计

在模拟器的设计中,为了使数据能够快速有效地在模拟器的各个模块之间进行高速传递,提出了一种同步Slave FIFO模式高速USB数据传输设计方法,并完成了系统的软硬件设计。系统以FPGA作为核心逻辑控制单元,优化设计有限状态机实现同步Slave FIFO接口协议,设计了芯片固件程序,实现系统在线自动升级加载功能。实际测试表明,本系统数据传输能力平均可达40 MB/s,本系统设计可扩展性好,易于修改和移植,能降低模拟器成本。     

信道模拟器的设计与FPGA实现

信道模拟器是数字通信系统调测设备，本文根据无线移动信道基本模型，设计了一种多径信道模拟器，给出了其系统结构框图和数字基带部分的FPGA实现方法。     

基于FPGA的高速FIFO电路设计

给出异步FIFO电路在高速数据采集系统中的应用,由FPGA生成独立时钟域的FIFO缓存器,采用FIFO的可编程设置参数启动数据传输,根据读写时钟频率异同的传输要求和FIFO的特性,采用一套控制电路,解决了可变速率数据缓存和固定时钟传输的问题。     

基于FPGA的异步FIFO硬件实现

使用FPGA内部资源BlockRam实现异步FIFO,因为未使用外挂FIFO,使得板卡设计结构简单并减少了硬件板卡的干扰,给硬件调试工作带来了方便,也充分体现了FPGA的优势,这种方法对设计异步FIFO使用具有很好的借鉴意义。实验通过VERILOG编程实现异步FIFO,对程序进行了功能仿真、时序仿真,并下载到FPGA芯片中进行了硬件仿真,实验结果达到了预期的参数要求,完成了FIFO软硬件设计。     

基于FPGA的自动测试设备信号延时误差测量

为满足集成电路自动测试设备（ATE）通道间信号同步的需求,基于FPGA提出了一种ATE激励信号传输延时误差的测量方法。该方法硬件结构简单,充分发挥了FPGA与ATE的特性。实验结果表明,该方法的测量结果与示波器测量结果误差在4%以内,能满足激励信号频率小于200 MHz的测量要求。     

基于FPGA的高温数据采集系统设计

这是一个基于FPGA的高速耐高温数据采集系统,该系统采用FPGA作为控制器,采用Verilog语言控制时序,利用FPGA内部自带的RAM设计16位的FIFO,实现数据的缓冲存储,主要完成电平偏移、A/D转换控制、数据缓存FIFO三部分功能。系统所选器件都为耐高温低功耗芯片,适用于油田井下高温作业。仿真及实验测试结果显示,所设计的数据采集系统达到了预期的功能。     

基于FPGA的无线信道模拟器设计

为了缩短研发周期,需要在实验室模拟出无线信道的各种传播特性,无线信道模拟器设计必不可少。采用基于频率选择性信道Jakes仿真器模型,使用Xilinx公司的Virtex-2p模拟实现了频率选择性衰落信道,最后将数据通过串口上传到Matlab分析信道的统计特性。     

一种基于FPGA的可控FIFO的设计实现

介绍了常规FIFO的基本原理，提出了两种基于FPGA的可控FIFO的实现方案，给出了具体的实现方法，并在IQ矢量调制器中得以具体应用。     

基于FPGA的高速实时数据采集系统设计

设计的基于FPGA的高速实时数据采集系统,可控制6路模拟信号的采集和处理,FPGA中的6个FIFO对数据进行缓存,数据总线传给DSP进行实时处理和上传给上位机显示。程序部分是用Verilog HDL语言,并利用QuartusⅡ等EDA软件进行仿真,验证了设计功能的正确性。     

基于DSP-dMAX的嵌入式FIFO数据传输系统设计

嵌入式设备由于具有硬件可在线配置,实现灵活等特点,使得其应用越来越广泛。尤其在基于FPGA的硬件系统中应用较多,目前在许多产品中实现了嵌入式网口、嵌入式PCI／PCIE、嵌入式USB等各种模块。但存DSP中实现嵌入式设备还比较少,     

基于FPGA视频和图像处理系统的FIFO缓存技术

通过研究视频图像处理和视频图像帧格式以及FIFO缓存技术,提出了基于FPGA的视频图像处理系统设计。该设计运用帧间差分法、同步FIFO缓存设计,有效避免了图像处理系统设计中亚稳态和异步信号处理等时序性难题,实现了视频图像序列的动态目标检测系统设计。ChipScope在线逻辑分析结果表明,所设计的系统具有实时的视频图像处理性能,与基于外接存储器缓存的系统设计相比较,稳定性更高,实时性更好,功耗更低。     

基于FPGA的非对称同步FIFO设计

本文在分析了非对称同步FIFO的结构特点及其设计难点的基础上,采用VHDL描述语言,并结合FPGA,实现了一种非对称同步FIFO的设计。     

异步FIFO在FPGA与DSP通信中的运用

利用异步FIFO实现FPGA与DSP进行数据通信的方案.FPGA在写时钟的控制下将数据写入FIFO,再与DSP进行握手后,DSP通过EMIFA接口将数据读入.文中给出了异步FIFO的实现代码和FPGA与DSP的硬件连接电路.经验证,利用异步FIFO的方法,在FPGA与DSP通信中的应用,具有传输速度快、稳定可靠、实现方...     

基于FPGA的高斯白噪声信道模拟器设计

信道模拟器在无线和水声通信领域中的应用具有非常重要的意义。对信道模拟器进行不同程序的配置,在物理上可以直接模拟不同环境下信号的传播过程。本文对高斯白噪声的理论进行了推导,给出其产生的方法和步骤,在此基础上设计出基于FPGA的信号处理流程。通过对不同SNR条件下输出信号的对比,验证了该方法的可行性。     

基于FPGA的网络数据监视与统计系统设计及应用

介绍了一种采用FPGA(现场可编程门阵列)芯片作为主控制器的网络数据收发处理电路,给出了电路组成结构及芯片选型的设计方案,对FPGA逻辑功能设计、接口关系及网络数据包处理流程进行了详细描述,并给出了此电路的应用分析。     

基于DSP和FPGA的电子侦察信号模拟器设计

针对某电子侦察设备的测试评估,文中提出一种基于DSP和FPGA电子侦察信号模拟器方案。该方案采用主控计算机设置电子侦察信号参数和命令,通过USB接口将参数和命令下发到波形控制DSP单元中,通过波形控制DSP先对接收到的数据进行完全解析并进行相应的处理,再将处理后的数据下发到基于高性能FPGA的全数字化信号波形合成器中,进而合成各种类型的电子侦察信号波形,从而实现了对某电子侦察设备所需电磁环境的模拟。     

基于Watterson模型的短波信道实时软件模拟

针对短波信道多径、衰落、多普勒频移及扩展等特点，设计了一种基于Watterson模型的短波信道模拟器，该模拟器采用全软件实现，具有简单易行、可移植性强、费用低等优点，并可实时嵌入到调制解调器中。通过对仿真中关键技术进行改进，提高了系统性能。仿真结果验证了该模拟器的有效性。     

基于FPGA的异步FIFO设计

首先介绍异步FIFO概念、应用及其结构,重点分析了实现异步FIFO的难点即空／满标志组成部分,最后给出了总的逻辑仿真波形图验证本次设计的可行性。     

基于FPGA异步FIFO的研究与实现

通过分析异步FIFO的结构和关键技术，以减少电路中亚稳态出现概率为主要目的．提出了一种有效实现异步FIFO的设计新方法。结合FPGA对设计的异步FIFO进行了验证并针对两种FIFO模型做了性能比较．结果表明该设计大大提高了工作频率和资源利用率。     

基于FPGA与TDC-GPX2的数字延时发生器设计

传统的用于LIBS检测系统的延时发生器虽然具有较高的延时精度,但是存在体积较大、价格较高的缺陷,设计出一种基于FPGA与TDC-GPX2结合的、成本较低、能够满足LIBS使用的数字延时发生器是十分必要的。该延时器以FPGA为核心处理器,结合了等离子体光电检测电路模块、脉宽检测模块、按键输入模块、高速比较电路,FPGA内部通过计数器延时原理将信号进行延时,用外置键盘设置其延时量,时间测量模块测量延时前后两路信号时间差进行验证。实验测得的数据和结果表明,该数字延时发生器输出信号的上升沿小于4 ns,下降沿小于3 ns,延时精度较高,工作性能稳定,可以满足实际应用需求。