基于FPGA实现的伪随机序列快速同步

通过对直接序列扩频(DS-SS)系统中两种典型同步方法的对比分析,给出了一种基于FPGA实现的简单快速同步方法,并对其硬件实现方案进行了软件仿真,结果表明:该方法正确可靠.     

基于SOPC实现扩频信号的捕获与跟踪

扩频信号的捕获与跟踪是扩频接收机进行定位解算的基础,提出了利用FPGA内的嵌入式软核Niosll在单片FPGA内实现扩频信号捕获与跟踪的设计方案.详细分析了该方案的匹配滤波器、相关器、载波跟踪环和码跟踪环设计和实现方法.给出了根据该设计对实时的GPS信号的捕获跟踪测试结果.结果表明,该设计能够实现对扩频信号的实时捕获与跟踪,相比利用FPGA+DSP方案实现扩频信号的捕获与跟踪,具有可重构性好,硬件开发难度低,接收机体积小等优点.     

直接序列扩频系统中伪码同步的FPGA实现

针对直接序列扩频(DS-SS)系统中,需要精确伪码(PN码)同步这一难题,给出了一个基于FPGA的实现方案,并对其进行了时序仿真及和硬件调试,结果表明电路工作正确可靠,能满足设计要求.     

一种2~(18)长码DS信号快速搜索检测方法

简要介绍了扩频通信信号的检测和参数估计的一般方法以及这些方法的优缺点。这些方法在用于218长码扩频信号检测时,由于数据和计算量很大,在工程上很难实现。详细分析了快速搜索相关累积检测方法的基本原理,并且在工程上利用该算法,通过FPGA硬件处理平台实现过程控制及相关搜索累积计算,完成了218长码DS信号的检测和参数估计,该方法也可用于其他码长扩频信号的侦察处理。     

扩频码跟踪及同步失锁的研究与实现

针对扩频通信系统中的PN码同步问题,在分析扩频码跟踪方法的基础上,讨论了同步失锁问题,给出非相干延迟锁定环的计算公式和降低同步失锁误判的方法,并对其进行Matlab仿真及FPGA硬件调试.结果表明:该同步系统能够很好地跟踪接收端PN码的相位变化,失锁电路能够有效工作,并准确判断出同步失锁状况.     

空地图像数据的扩频抗干扰传输系统研究

讨论了基于扩频技术的空地图像数据的扩频抗干扰传输系统的设计及关键技术。采用复合编码扩频技术、隐分集技术以及多媒体数据压缩技术,实现了空地大容量高速、抗干扰多媒体数据传输。在仿真的基础上,完成了系统的FPGA和DSP硬件实现。理论推导和实际应用表明,本设计有效地解决了大动态、高扩频增益条件下的高速率的图像数据传输问题。     

扩频通信系统的FPGA实现

现代扩频通信系统需要完成快速复杂的信号处理,对电路的处理速度提出了更高的要求,根据FPGA的高速并行处理能力和全硬件实现的特点,采用了直接序列扩频技术,完成了扩频通信系统的软件仿真和硬件电路设计。实验结果表明本系统与传统的实现方式相比,提高了系统的稳定性、可靠性和处理速度,减少了硬件延时。     

用Verilog HDL进行FPGA设计的原则与方法

Verilog HDL是目前较流行的一种硬件描述语言,在FPGA设计中有着广泛的应用.本文首先介绍了Verilog HDL语言的特点以及用其进行FPGA硬件开发的原则,然后在熟悉FPGA的硬件结构原理的基础上,遵循FPGA设计流程,以分频器和状态机为例,分别讨论了组合逻辑电路和时序逻辑电路各自的特点及其设计输入方法;最后结合FPGA的硬件特点,分析了将用Verilog HDL语言设计的电路的进行综合与设计优化并最终实现为硬件电路的方法.     

一种DS/FH信号源的设计与实现

DS/FH混合扩频系统集中了直接序列扩频和跳频的优点,通信隐蔽性好、抗干扰能力强,尤其适合于军事上的应用.文中介绍了一种使用USB接口实现主机控制FPGA程序产生DS/FH扩频信号源的方法,主要内容涉及硬件电路、FPGA程序、USB固件及主机控制程序的设计;该信号源的成功研制对DS/FH混合扩频技术的应用做了有益的工作.     

基于FPGA的QPSK信号解调技术研究

介绍了一种用数字锁相环对QPSK信号解调的方法,并将该算法在FPGA硬件中实现,给出了硬件实现FPGA的解调效果及解调的性能指标。通过解调算法和原理上的分析对QPSK信号解调全过程进行了详细说明。     

DRM硬件接收机的设计与实现

简单分析了测试接收机的整雄硬件结构特点和信号解调流程,重点研究了接收机中的同步,MSC解复接及接收机软件控制模块的硬件实现和验证方法,并总结了利用DRM软件接收和发射系统调试整个测试接收机的方法和步骤．最后绐出了硬件测试接收机解调DRM信号的结果。     

基于状态映射的AES算法硬件混淆设计

代码混淆利用系统自身逻辑来保护内部重要信息和关键算法,常用于软件代码的安全防护,确保开发者和用户的利益。如何在硬件电路上实现混淆、保护硬件IP核的知识产权,也是亟待解决的问题。该文通过对硬件混淆和AES算法的研究,提出一种基于状态映射的AES算法硬件混淆方案。该方案首先利用冗余和黑洞两种状态相结合的状态映射方式,实现有限状态机的混淆;然后,采用比特翻转的方法,实现组合逻辑电路的混淆;最后,在SMIC 65 nm CMOS工艺下设计基于状态映射的AES算法硬件混淆电路,并采用Toggle、数据相关性和代码覆盖率等评价硬件混淆的效率和有效性。实验结果表明,基于状态映射的AES算法硬件混淆电路面积和功耗分别增加9%和16%,代码覆盖率达到93%以上。     

中频雷达杂波信号的仿真与实现

论述了一种中频雷达杂波信号的模拟方法及其硬件实现,该模拟器采用软硬件相结合的方法,由计算机实时解算每个杂波单元的幅度、距离、散射系数等参数,然后将数据发送到硬件电路中,由硬件电路完成对雷达信号的采样、调制、幅度控制、恢复,最终产生杂波信号并输出。     

基于局部纹理特征的实时目标跟踪系统设计

为了有效、稳定、高速地跟踪目标,设计了一套高精度的目标跟踪算法和高性能的目标跟踪硬件系统。为了满足系统高精度跟踪的需要,在深入分析LBP算法优缺点的基础上,提出了一种基于LBP算法与差值匹配算法相结合的改进的纹理特征提取算法;为了满足系统对实时性跟踪的要求,结合算法特点,设计了一套基于高速DSP和FPGA的目标跟踪硬件系统。实验结果表明：改进算法的目标跟踪精度比传统跟踪算法提高很多,而且能够在20 ms内完成目标位置的计算。设计的系统已应用到实际工程中,且能满足目标跟踪系统对实时性、高精度、抗旋转等的要求。     

雷达杂波的仿真与实现

论述了一种雷达杂波信号的模拟方法及其硬件实现。该模拟器采用软硬件相结合的方法,由计算机实时解算每个杂波回波单元的方位、距离、散射系数等参数,然后将数据发送到硬件电路中,由硬件电路完成对雷达信号的采样、调制、恢复、幅度控制,最终产生杂波信号并输出。     

CMOS图像传感器芯片的自动白平衡算法

针对CMOS图像传感器芯片中的自动白平衡图像处理电路,提出了一种便于硬件实现的增益计算方法,并在此基础上实现了一个用于CMOS图像传感器芯片的自动白平衡算法。该算法将增益计算的计算法与迭代法结合使用,并用比较器和移位寄存器来取代复杂的组合逻辑单元,在不增加硬件开销的基础上提高了计算精度与处理速度。     

Golden-Free Processor Hardware Trojan Detection Using Bit Power Consistency Analysis

Processor is the core chip of modern information system, which is severely threatened by hardware Trojan. Side-channel analysis is the most promising method for hardware Trojan detection. However, most existing detection methods require golden chips as reference, which significantly increases the test cost and complexity. In this paper, we propose a golden-free detection method that exploits the bit power consistency of processor. For the data activated processor hardware Trojan, the power model of processor is modified. Two decomposition methods of power signal are proposed: the differential bit power consistency analysis and the contradictory equations solution. With the proposed method, each bit power can be calculated. The bit consistency based detection algorithms are proposed, the deviation boundaries are obtained by statistical analysis. Experimental measurements were done on field programmable gate array chip with open source 8051 core and hardware Trojans. The results showed that the differences between the two methods were very small. The data activated processor hardware Trojans were detected successfully.     

矩阵求逆的FPGA实现

矩阵求逆广泛应用于数字通信领域,利用现场可编程门阵列（FPGA）实现能充分发挥硬件的速度优势,实现高速通信。目前,已有文献对上下三角矩阵求逆的硬件算法进行阐述,而对任意满秩矩阵求逆的硬件算法尚未深入的研究。提出了基于下上三角矩阵分解（LU分解）对任意满秩矩阵求逆的理论算法及超高速集成电路硬件描述语言（VHDL）硬件描述,并分别用软件仿真和硬件仿真进行验证。通过对比,硬件设计仿真的结果与预期结果吻合。     

Win32环境下一种通用控制软件的实现方法

介绍了一种通用的控制系统软件的实现方法，该软件架构将复杂的控制系统所有硬件传感器经数学抽象、归类后，使用流对象统一处理，控制软件仅对流操作。所有硬件传感器后台读写用独立线程完成．线程由各自事件同步，同步事件由中断产生，中断由脉冲设备或者定时器产生，软件缓冲区与硬件缓冲区使用临界区对象同步，硬件传感器读写完成后发送用户消息给前台窗口，这样，控制软件中访问硬件的代码段同其他代码段完全独立，特别地，通讯协议等复杂的问题在此软件架构下仅以一条控制函数形式出现。无论控制对象由多少种传感器搭建，无论设备多少，监控软件的架构是一致的，复杂的控制问题就转化为对某类流设备的读写问题。     

From Design Validation to Hardware Testing: A Unified Approach

In this paper we propose a new approach that addresses both the problems of design validation and hardware testing since the early stages of the design flow. The approach consists in adapting the mutation testing, a software method, to circuits described in VHDL. At the functional level, the approach behaves as a design validation method and at the hardware level as a classical ATPG. Standard software test metrics are used for assessing the quality of the design validation process, and the hardware fault coverage for assessing the test quality at the hardware level. An enhancement process that allows design validation to be efficiently reused for hardware testing is detailed. The approach is shown to be efficient upon a set of representative circuits.