氧扩散热处理SrTiO3压敏电阻的非线性和界面势垒

伏安特性测量和分析表明,随热处理温度增高,空气中氧扩散热处理SrTiO3压敏电阻的界面电子势垒高度和压敏电压不断增大,而非线性系数则开始增大随后反而减小。分析认为,这与扩散层的厚度不断增加有关。复阻抗测量得到晶粒电阻Rg随热处理温度增高而增大的实验事实,为扩散层的存在及其变化提供了间接证明。     

SrTiO3压敏电阻的化学蜕变

借电化学注氢的方法研究了 SrTiO_3 压敏电阻器在潮湿环境中的蜕变机理,即以 SrTiO_3 压敏电阻器的电极作为阴极在 0.01 mol/L NaOH 的溶液中进行水的电解。结果表明:该处理使其漏电流和介质损耗增加,非线性变差,丧失压敏特性。但通过一定的热处理之后,其压敏性能又可恢复。水电解产生的 H 原子向陶瓷颗粒边界扩散、化学吸附,破坏其绝缘阻挡层,造成失效。并对蜕变机理进行了探索。     

氧化热处理对SrTiO3基环形压敏电阻电性能的影响

研究了氧化热处理对SrTiO3基环形压敏电阻电性能的影响。实验结果表明,压敏电压(V1mA)、电压指数(a)和表观电阻率(r)随温度(600 ~ 1 100℃)、时间、氧压的增加而上升;电容量(C)、介质损耗(tgd)随之增加而减少;反之,则相反。由复阻抗测试和扩散机制分析认为:氧化热处理的扩散过程主要发生在晶界,电性能的变化决定于晶界扩散和晶界缺陷行为。     

SrTiO3片式化压敏-电容双功能元件研究

阐述了SrTiO3片式化压敏一电容双功能元件的制作工艺、陶瓷成分及结构，并讨论了陶瓷成分、结构及烧结工艺对元件压敏、电容性能的影响。     

热处理改善SrTiO3环形元件的性能

通过对SrTiO3环形元件热处理前后三电极间电压的比较，利用晶界势垒模型和导电模型，讨论了正反电压差异的起因，并由此分析了热处理时晶界处电荷分布的变化及其对势垒高度的影响。结果是通过热处理可以使势垒高度变大，电压上升，三电极电压均匀性得到改善。     

嵌入电容膜（ECF）用的环氧／SrTiO3复合物

概述了高频用途的环氧／SrTiO3复合物嵌入电容膜（ECF）的开发。采用变化SrTiO3粒子填料的3种不同的SrTiO3粉,测量环氧／SrTiO3复合物嵌入电容膜的介质常数。试验数据符合判断环氧／SrTiO3复合物ECF中的SrTiO3粉的有效介质常数的Lichtenecker方程。应用矩形谐振腔法测量环氧／SrTiO3复合物ECF在千兆赫范围（1GHz、10GHz）的介质常数。在千兆赫频率范围内环氧／SrTiO3复合物ECF的介质常数几乎稳定。因此环氧／SrTiO3复合物ECF可以有效地应用于高频用途中。     

非气氛炉烧结SrTiO3基环形压敏电阻器

鉴于气氛炉设备昂贵,笔者提出用非气氛炉烧结SrTiO3基环形压敏电阻器。并研制了与之相匹配的SrTiO3基环形压敏电阻器双功能(电容–压敏)瓷料。采用电子陶瓷常规设备(箱式炉或隧道炉)与工艺技术,制备了电性能符合标准要求的SrTiO3基环形压敏电阻器产品:V10mA=3.0~30.0V,α=3~9,C=15.0~140nF。结果表明:非气氛炉烧结技术,具有成本低、易操作、效率高的优点。     

二次热处理的SrTiO3压敏陶瓷电性能的研究

采用逐层研磨及电测量的方法,对800~1050℃不同温度下,热处理的SrTiO3陶瓷电容–压敏元件的表面氧化层进行了研究。结果表明:该类元件存在明显的表面氧化层结构,且随着热处理温度升高,表面氧化层厚度增大,800~1000℃不同温度热处理的样品,其表面氧化层厚度为26~107μm;表面氧化层内扩散氧的浓度和晶界势垒的高度是由表及里逐渐减小的。     

SrTiO3-Nd2O3系陶瓷的介电频谱研究

研究SrTiO3-Nd2O3系陶瓷的介电频谱特性。由介电频谱确定了此种陶瓷的介电弛豫频率和介电弛豫时间，并对介电频谱进行了理论分析和讨论。     

钛酸锶铌基高介变阻器陶瓷的制备与表征

采用铌掺杂的方法制备钛酸锶(STO)粉末,烧成钛酸锶基变阻器陶瓷。经电流-电压(I-V)特性和介电特性测试表明,多种掺杂的Nb-STO具有优异的性能,其介电常数很大,有良好的介电温度系数和频率系数,介电损耗小,压敏电压低,非线性系数大。全面给出了压敏电阻的9项指标,并与文献中的数值进行了比较。eεff高达(4~9)×105,具有良好的介电温度系数(|αs|<0.3%)、频率系数(fr<12%)和电压温度系数(|k|=0.2%);介电损耗小(tanδ<1%);非线性系数大(α=4~10);电流密度为1 mA时的场强(E1 mA)值很低(0.3~2.9 V/mm);电压系数小于10%。     

ZnO压敏电阻稳定性的研究

本文从含ＴｉＯ２低压压敏材料入手，研究了ＨＮＯ３处理及热处理工艺对ＺｎＯ压敏电阻器性能的影响，并讨论了交流冲击下的电压稳定性，通过处理，其非线性系数ａ上升，漏电流ＩＬ下降，尤其耐冲击能力大有改观。     

掺硅对二氧化钛压敏电阻性能的影响

采取通用的陶瓷工艺,按配方(摩尔分数)TiO2+0.3%(BaCO3+Bi2O3)+0.075%Ta2O5+x%SiO2,其中x=0.1,0.2,0.3,0.4,0.5,制备试样。经过R-f,C-f和I-V测量,研究了SiO2对(Ba,Bi,Si,Ta)掺杂的TiO2基压敏陶瓷的压敏特性、电容特性及晶粒半导化的影响。结果表明:当x=0.3时,压敏电压最低(E10mA为8V.mm–1),电容量最大(C为30pF,1kHz)及晶粒电阻最小(1.4?)。     

(Sr0.95Ca0.05)TiO3压敏电阻器的研究

分析了CaTiO3掺杂量对SrTiO3压敏电阻器显微结构与电性能的影响规律。结果表明,随着CaTiO3掺杂量的增加,V10mA逐渐变小,α先增大后变小,tanδ先减小后增大。当x(CaTiO3)为5%时,α最高。同时优化了受主掺杂剂Na2CO3、Li2CO3掺杂量和还原烧结温度及保温时间。在基料(Sr0.95Ca0.05)TiO3中掺入施主掺杂剂0.3%Nb2O5+0.2%La2O3和受主掺杂剂0.4%Na2CO3+0.2%Li2CO3(以上均为摩尔分数),在1400℃的还原温度下烧结并保温2h,可以获得V10mA≤6.5V,α≥4.6,C≥3.4×10–9F/cm2,tanδ≤22×10–2的压敏电阻器材料。     

低温沉积ZnO薄膜的压敏特性及其热处理影响

采用GDARE法在较低温度下,通过一次和多次沉积制备单层及多层ZnO薄膜.AFM和XRD分析表明,薄膜具有以ZnO(002)晶面取向为主的多晶结构,多层膜的晶粒尺寸增大.经200～300℃退火热处理,薄膜呈现出良好的低压压敏特性.经200℃退火热处理后,多层ZnO薄膜的非线性系数达到61.54,压敏电压20.10V.在一定范围内升高热处理温度,可明显降低压敏电压.分析了不同膜层及热处理温度对ZnO薄膜压敏特性的影响机理.     

低温沉积ZnO薄膜的压敏特性及其热处理影响

采用GDARE法在较低温度下,通过一次和多次沉积制备单层及多层ZnO薄膜.AFM和XRD分析表明,薄膜具有以ZnO(002)晶面取向为主的多晶结构,多层膜的晶粒尺寸增大.经200～300℃退火热处理,薄膜呈现出良好的低压压敏特性.经200℃退火热处理后,多层ZnO薄膜的非线性系数达到61.54,压敏电压20.10V.在一定范围内升高热处理温度,可明显降低压敏电压.分析了不同膜层及热处理温度对ZnO薄膜压敏特性的影响机理.