CMOS数字电路的开路故障可测性设计技术

随着器件尺寸的减小和集成度的提高，ＣＭＯＳ技术将成为数字ＶＬＳＩ电路的主要技术。但是，由于ＣＭＯＳＪ电路本身结构的一些特点，使电路中管子的开路故障不能用现有的测试程序产生可靠的测试码。因此，出现了许多ＣＭＯＳ电路的开路故障可测性设计方案。本文首先说明了ＣＭＯＳＪ电路的特点以及通过例子测试ＣＭＯＳ电路开路故障所存在的问题，然后烈举了其它几种设计方案，指它们存在的缺点，最后提出了它们更优越、应用范围更     

基于边界扫描技术的SOC数字电路可测性设计

随着SOC系统的快速发展,如何对其进行有效的测试与诊断是当前研究的热点问题。从SOC数字电路可测试性设计的角度出发,基于边界扫描技术,设计了具有边界扫描结构的IP核,并对相应的测试方法进行了研究。通过仿真及时序分析,验证了该设计方法的可行性,为SOC系统的测试提供了新的思路。     

全扫描结构可测性设计方法的研究

探讨了在Synopsys软件中用全扫描结构实现数字电路可测性设计中遇到的问题及解决方法，如扫描结构的基本结构、测试的时序等问题。扫描结构对电路本身的结构有严格的要求，重点讨论了扫描结构对电路结构的限制及对违反限制的电路进行修改的方法。     

数字电路的高层测试技术及其发展

简要介绍了数字VLSI电路高层测试的概念,主要的高层测试方法,高层测试中所采用的故障模型及其与门级stuck-at故障的对应关系;并展望了高层测试技术的发展趋势。     

开关——信号理论与数字电路的开关级设计

本文在分析数字电路的传统设计理论中存在问题的基础上，提出了使用开关变量与信号变量来分别描写数字电路内部元件的开关状态与电路信号等二者，并由此出发建立了开关——信号理论。根据具体数字电路内部的工作原理，本文分别对CMOS与ECL等二种电路进行了讨论．并发展了相应的开关级设计技术。设计实例表明，由于设计中以开关晶体管为构造单元，因此开关级设计的电路要比传统的仃级设计具有较简单的结构。     

PCB级数字电路实用故障模拟器相关技术研究

由于微电子技术的不断发展，使得数字电路的复杂性不断增加，尺寸也在不断的减小，并且其越来越广泛的应用于各个领域。因此，测试发挥的作用越来越重要，尤其是后期使用过程中的及时诊断更是重中之重。     

指导nMOS数字电路元件级设计的开关信号理论

本文指出了布尔代数在指导数字电路设计中的不足，并在区分描写开关状态与信号的二类变量的基础上建立了能反映数字电路内开关元件与信号相互作用过程的开关信号理论。本文把该理论具体用于对ｎＭＯＳ数字电路的研究，结果表明该理论可很好地指导ｎＭＯＳ数字电路在元件级的逻辑设计。     

一种基于数字电路的纳秒级脉冲产生方法

介绍了超宽带无线电的基本概念和技术特点,对几种典型的超宽带窄脉冲产生方法进行了描述和比较,提出了一种采用数字电路实现超宽带纳秒级窄脉冲的新方法,叙述了电路的基本原理和核心器件的主要性能,给出了电路结构,并对试验电路进行了测试。最后给出了测试结果并对测试结果进行了分析,得出了相关的结论。     

工业无线监控回路的功能块设计与实现

重点介绍无线通信协议栈中功能块技术的开发,由功能块应用进程形成的工业无线监控回路的设计与实现.首先介绍了功能块模型,接着介绍了功能块在无线通信协议栈中的管理,然后设计了功能块应用进程和由功能块应用进程形成的工业无线监控回路.最后搭建了温度监控系统测试工业无线监控回路,测试结果表明,工业无线监控回路设计合理,基本满足工业现场的需要.     

一种压缩可测性设计的研究实现

本文针对固定管脚芯片可测性设计中测试向量庞大和测试时间过长问题,提出了一种有效的压缩可测性设计,改进了传统并行扫描测试设计。该设计方法在SMIC 0.18μm工艺下一款电力载波通信芯片设计中验证,仿真结果表明压缩扫描可测性设计能有效减少测试向量数目,从而减小芯片测试时间。     

数字电路的计算机辅助设计

本文介绍用美国Borland公司的Turbo Pascal高级语言编制的数字逻辑模拟软件。它可以模拟各种用SSI组成的组合电路、时序电路以及用MSI组成的电路。它的特点是引进了逻辑模拟的概念,把计算机软件与数字电路硬件设计技术融为一体,可以用来证实电路设计方案的正确性,为在实验室构成一个实际的电路之前向设计人员提供有价值的信息。数字电子技术是一门发展很快的学科。设计数字电路的经典方法是先设计好电路,然后在数字逻辑箱上做电路实     

适用于TTL数字电路元件级设计的开关—信号理论

本文分析了以布尔代数为基础的数字电路设计的不足，提出了将开关状态和信号这二类变量分别描写的观点，讨论了ＴＴＬ电路中晶体管开关元件与信息之间的相互作用过程，在此基础上，建立了适用于ＴＴＬ电路的限幅电压开关理论，设计实例说明，该理论能有效地指导各类ＴＴＬ电路在元件级的逻辑设计。     

模拟电路故障可测性数值判断

本文讨论模拟电路故障可测性问题。提出了以矩阵数值秩为依据的故障可测性数值判断方法,给出了考虑容差扰动及数值计算误差时的故障可测性条件。根据可测性分析与设计的不同要求,将可测性条件分解为拓扑条件和数值限制两个方面描述。文献[1]给出了拓扑条件,本文对数值限制作了讨论,给出了可测性数值判据。     

指导nM0S数字电路元件级设计的开关信号理论

本文指出了布尔代数在指导数字电路设计中的不足,并在区分描写开关状态与信号的二类变量的基础上建立了能反映数字电路内开关元件与信号相互作用过程的开关信号理论。本文把该理论具体用于对nMOs数字电路的研究,结果表明该理论可很好地指导nMOS数字电路在元件级的逻辑设计。     

数字电路维修经验谈

现代电子设备，如数字数据通信设备、数控装置、近代仪器仪表装置，特别是程控交换机无不采用数字集成电路，以数字形式来处理信息。数字电路的故障排除已成为一项重要的维修工作。 数字电路的维修大体分为两个阶段。第一阶段，通过简单的操作确定发生故障的设备和部分，对诸如接触不良、保险管熔断等简单故障即可排除，对复杂的故障通过更换板、卡或设备也可使系统正常运行，这称之为一维或板级维修，已被大多数维修人员所掌握。第二阶段也称片级维修，主要是对已坏的板、卡进行维修，找出具体损坏的元器件。这阶段难度较大，特别是没有电…     

高频锁相环的可测性设计

文章针对一款应用于大规模数字集成电路的CMOS高频锁相环进行了可测性设计,详细讨论了最高输出频率、输出频率范围和锁定时间等参数的测试.分别给出了边界扫描测试和分频器测试两种测试方案,并对两种方案进行了比较,指出了各自的适用范围.对于选用的边界扫描方法,给出了详尽的测试电路图,并进行了电路仿真,仿真结果表明该方法有效可行.     

高频锁相环的可测性设计

本文针对一款应用于大规模集成电路的CMOS高频锁相环,基于边界扫描技术进行了可测性设计。详细讨论了最高输出频率、输出频率范围和锁定时间参数的测试,给出了详细的测试电路和测试方法,仿真结果表明该方法有效可行。