共查询到19条相似文献,搜索用时 59 毫秒
1.
为了在扩频通信中实现伪码的快速捕荻,通过对相关积分包络算法的改进,对接收信号未知伪码进行相位搜索,完成了FPGA仿真验证,实现的伪码捕获具有结果误差小、捕获时间短、占用资源少等特点。 相似文献
2.
3.
4.
伪码在大动态多普勒条件下的快速捕获 总被引:2,自引:0,他引:2
陈辉 《无线电技术(上海)》2005,(33):37-42
本文讨论了在大动态多普勒条件下实现伪码快速捕获的原理,对比传统的伪码捕获方法,提出了一种快速捕获算法,并结合可编程逻辑器件(FPGA),给出了可行的方案。 相似文献
5.
6.
扩频信号的捕获与跟踪是扩频接收机进行定位解扩的基础,文中基于FPGA进行了扩频信号捕获与跟踪的设计实现。分析了该方案的匹配滤波器、载波跟踪环、码跟踪环的设计与实现方法。并通过BPSK调制,使用非相干扩频通信的PN码并行捕获算法实现信号的捕获。 相似文献
7.
在多普勒频偏很大的情况下,传统的捕获方法往往耗时很长。传统的捕获方法是直接对采样信号进行FFT变换。提出了一种基于信号相关值的FFT快速捕获方法,该方法结合了直扩系统的信号特点和数字信号处理技术,通过对多个子相关器输出值进行FFT变换,同时测量多个多普勒频偏估计预值,并依据峰值最大所对应的频率估计值对本地载波频率进行调整。而且该方法为全数字方法,可以用FPGA、DSP等处理芯片方便地实现。最后给出了计算机仿真结果,并根据仿真结果分析了该方法的平均捕获时间,其性能优于传统的捕获方法。 相似文献
8.
9.
10.
匹配滤波器组与FFT结合的伪码快速捕获方案研究 总被引:4,自引:2,他引:2
文中提出了部分匹配滤波器组与FFT相结合的伪码快速捕获的一种实现方案.该方案采用部分匹配滤波器组完成时域内完全并行搜索,同时采用128点FFT以实现频域的部分或完全并行搜索,以增加移位寄存器长度的较小代价去除大规模用以相干累加的SRAM,并且有效降低了FfT的工作时钟频率,便于硬件实现.该方案在一块FPGA上验证通过,并在0.18μm的CMOS的工艺下综合,电路规模是约合150.2万个晶体管,最高工作时钟频率是103MHz.该捕获方案最终等效于13.1万个串行相关器,极大提高了伪码的捕获速度. 相似文献
11.
12.
13.
同步系统是无线电导航系统中的关键部分。而伪码跟踪技术又是同步的关键技术。文中对延迟锁定环(DLL)系统理论进行深入研究,建立了延迟锁定环(DLL)的数学模型,通过仿真对伪码跟踪技术进行了定性的探讨,在仿真的基础上使用Insight公司的FPGA开发系统,用测试电路实测了伪码跟踪的性能。 相似文献
14.
15.
16.
PN码捕获技术是扩频通信的关键技术之一,针对扩频通信中长伪码序列的快速捕获问题,伪码相位大范围不确定的搜索,串行捕获需要大量的时间,这对实时性要求高的扩频接收机用户是无法忍受的,并行捕获电路结构比较复杂,实现起来有一定的难度,而且占用大量的资源。文中提出了一种基于FPGA的扩频信号快速滑动相关捕获方法,来解决低信噪比条件下长伪码序列的捕获问题。文中着重论述了该系统的FPGA实现原理,并且基于FPGA进行开发,调制出了该系统的仿真波形,达到了理想的效果,实际应用中有效地改善了系统的性能。 相似文献
17.
基于FPGA实现PN码快速捕获方案的设计 总被引:1,自引:1,他引:0
文章基于离散时间信号处理的分析方法,对多普勒频移影响PN码的性能进行了讨论。详细分析了部分数字相关器与FFT结合的频响特性并进行了系统仿真。在此基础上,提出了对存在较大多普勒频移的长伪随机码系统,采用FPGA实现部分数字相关器与FFT频率校正技术相结合的伪码捕获算法,实现较短时间捕获PN码的方案。 相似文献
18.
基于状态机的语音电子密码锁设计 总被引:1,自引:0,他引:1
为了进一步减少现有电子密码锁系统的规模,提高其性能的灵活性,设计了一种新型的语音电子密码锁.它具有智能语音提示、开锁、超次锁定、自动报警、管理员解锁、修改用户密码等功能,用FPGA(现场可编程门阵列)芯片和语音芯片ISD2560实现,体积小、电路简单.实际实验及仿真结果表明该设计功耗低、安全可靠,维护和升级方便,具有广阔的应用前景. 相似文献
19.
基于VHDL状态机的交通灯控制器设计 总被引:2,自引:0,他引:2
用VHDL语言设计交通灯控制器,并利用QuartusⅡ软件平台对设计系统进行仿真、编译,并下栽到FPGA/CPLD可编程逻辑器件中。由于生成的是集成化的数字电路,没有传统设计中的接线问题,所以故障率低、可靠性高。由于采用了EDA技术,所以大大缩短了开发研制周期,提高了设计效率,使系统具有设计灵活,实现简单,性能稳定的特点。 相似文献