一种加速收敛的LDPC码置信传播译码算法

分析了LDPC码置信传播译码算法,研究了置信传播译码算法过程中传递消息的收敛特性,提出了一种旨在降低算法迭代次数的修正的BP算法．仿真结果表明,该算法的迭代次数约为标准BP算法的1／2,但性能的恶化并不大     

一种改进的多元LDPC译码算法

为解决多进制LDPC码基于FFT-BP译码算法不利于硬件实现的问题,提出了一种改进算法:利用对数运算,将乘法运算变换成对数域上的加法运算,从而降低复杂度,便于硬件实现。对该算法在高斯白噪声信道,基于GF(4)有限域、码率0.5的规则LDPC码(486,972)进行了仿真分析。结果显示:改进的FFT-BP译码算法相对传统的FFT-BP译码算法,在误码性能上损失极小(当误码率10-4时,信噪比损失大约0.07dB)情况下,能够使译码算法硬件复杂度得到较大的改善。     

新的高效LDPC码的译码方法

对于LDPC码的译码算法——和积算法,提出了一种新的基于差分的译码算法,其主要思想是：在LDPC码的二部图上所传递的消息是概率的差分值,而对于校验节点和消息节点的更新都是在特定的加法域中进行. 针对校验节点的更新,还可以选择若干个绝对值最小的差分值进行运算,以进一步降低复杂度. 与传统的基于对数似然比的译码方法相比,新算法的计算复杂度有很大降低,而译码性能和收敛速度没有明显损失.     

一种新的旋转LDPC码编码/译码算法

π-旋转LDPC码结构规则易于硬件实现,并且存储量较少.给出一种新的π-旋转LDPC码规则化构造方法.该方法仅仅存储少量索引值(数量少于码长),即可确定校验矩阵H,并且易于码率调整和改变码长.同时给出一种运算量较少、直接根据索引值即可进行编码的算法.采用二维数组存储校验节点和变量节点之间的置信信息,并给出和积译码算法.仿真结果表明,该构造方法确定的码字同通过复杂方法随机构造出来的码字性能接近.     

LDPC码与RS码的联合迭代译码

针对LDPC码与RS码的串行级联结构,提出了一种基于Chase的联合迭代译码方法。软入软出的RS译码器与LDPC译码器之间经过多次信息传递,性能可以逼近最大似然译码。模拟结果显示:AWGN信道下这种基于Chase的RS码与LDPC码的联合迭代译码方案可以获得约0．5 dB的增益。     

改进的LDPC码译码算法

通过将串行置信度传播机制与归一化BP_Based译码算法相结合,构造出一种改进的LDPC码译码算法。该算法按照校验节点的一定顺序进行置信度传播,改善了置信度传播的收敛特性;同时应用归一化BP_Based算法的置信度更新计算法则,有效降低了译码复杂度,适合硬件实现。在AWGN信道下进行性能仿真。仿真结果表明,本文构造的串行归一化BP_Based算法的译码收敛速度明显快于常用LDPC码译码算法的收敛速度,可以显著提高译码性能。     

一种改进的卷积LDPC码置信传播译码算法

针对卷积LDPC码译码时延长的问题,提出了一种高效的译码算法．在每步迭代过程中运用反馈消息,能更加有效地更新变量节点消息,并采用比重因子法减小了由于因子图中环的存在而产生的误差传播,从而大大减少了译码迭代次数,提高了译码的收敛速度．仿真结果表明,该译码算法减小了5/8的译码时延,并降低了译码复杂度,同时获得了比现有的置信传播算法更好的纠错性能,而且在相同的迭代次数下,本算法在BER为10^-6时获得了0.16 dB的增益．     

LDPC码译码算法的性能分析

LDPC码是一种优良的差错控制编码.鉴于其译码算法的复杂度直接影响到编码的应用前途,阐述了LDPC码的几种译码算法.重点介绍了基于Tanner图结构的BP算法,然后分析和比较了由FOSSORIER提出的BP-based算法和CHEN J提出的两种改进算法-Normalized BP-based、offset BP-based算法以及最优译码算法在AWGN信道下的性能特性.     

一种简化的GF(q)-LDPC码译码算法

提出一种简单高效的GF(q)-LDPC码译码算法,将对数似然比和积译码算法中的雅可比对数利用一阶泰勒级数近似,从而降低译码时校验点计算的复杂度.与目前广泛应用的Offset min-sum算法相比较,在BER为10-4处性能有0.2 dB左右的提升,并且本算法中的参数设计独立于有限域的阶数.     

RS码的一种新的译码算法

利用多项式的欧几里得除法给出了ＲＳ（Ｒｅｅｄ－Ｓｏｌｏｍｏｎ）码的一种新译码方法。对于设计距离为ｄ的ＲＳ码,若传送中出现了ｖ个差错,则最多只要进行ｖ＋１次多项式的乘除法就能纠错。     

基于DVB-S2标准LDPC码译码器的设计

在分析SMP消息传递算法和MSA消息传递算法特点的基础之上,采用了一种改进的消息传递算法,使校验节点更新与变量节点后验概率更新能同时进行,不但可以提高译码器的吞吐量,而且能有效降低了译码时延.文中通过第二代卫星数字视频广播标准(DVB-S2)标准中LDPC码为例,介绍了FPGA实现过程中各模块的结构和功能,FPGA硬件仿真表明,最高译码速率可以达到60 Mbps.     

基于DVB-S2标准低密度奇偶校验码译码器设计

为解决DVB—s2标准下码长较长,译码器资源消耗较高,但速率要求较高的问题,研究了DVB-S2标准LDPC（LowDensityParityCheckCode）码译码器的硬件结构。利用校验矩阵周期特性,以16200bit码长和0．6码率为例,设计了基于共享内存和后验概率累加储存的译码器结构。实验表明,该设计的LDPC码译码器共消耗24004个逻辑单元,6437个寄存器和448594bit的RAM,吞吐率达到289Mbit／s,不仅吞吐量大,而且寄存器和内存资源的消耗也小。     

QC—LDPC的构造及性能仿真

针对目前应用比较广泛的基于准循环矩阵构造的QC-LDPC(准循环LDPC)码的各种构造方法,分析比较了随机构造LDPC和各种准循环LDPC编码方法的优缺点,通过理论分析和MATLAB中的性能仿真,提出的相应的优化方案,使性能得到了很大的提高.同时,仿真结果表明准循环LDPC性能良好、编译码简单、构造灵活、易于硬件实现,因此具有广阔的应用前景,非常适合于在未来的移动通信系统中使用.     

LDPC码的快速收敛译码算法

给出了一种置信传播算法双向信息传递策略的实现方案,并基于矩阵分解提出了一种LDPC码的快速收敛译码算法——串行级联译码算法．密度进化理论分析和计算机仿真结果表明,与置信传播算法相比,串行级联译码算法可获得更快的收敛速度和较好的译码性能．     

多元LDPC码的动态扩展最小和译码算法

多元LDPC码采用扩展最小和(EMS)算法进行译码时,若消息向量长度取值过小,则性能相对其采用多元和积算法(QSPA)有很大损失．针对该问题,提出了一种动态扩展最小和(D-EMS)译码算法．首先,基于Monte Carlo方法研究了消息向量中有效似然值在各GF(q)符号间的分布,得出随着译码迭代次数的增加,有效似然值逐渐集中于少部分符号．因此,D-EMS译码算法先将消息向量长度设为n_m1,一定迭代次数后再将其截短为n_m2,这样译码复杂度可得到有效降低．同时,为了降低译码器实数比较运算复杂度,D-EMS算法校验节点基本步骤采用检泡(BC)算法．复杂度分析和仿真结果表明,在合理的参数设置下,D-EMS算法在有效降低EMS算法译码复杂度的同时,其性能在AWGN和Rayleigh衰落信道下均逼近相应EMS算法,因此可有效应用于基于多元LDPC码的实际通信系统．     

DVB-S2外码的研究与设计

新一代卫星数字视频广播系统标准(DVB-S2)采用了功能强大的BCH+LDPC信道编码方式,有效地降低了系统的解调门限,距离理论的香农极限只有0.74～1 dB.本文首先对DVB-S2中BCH+LDPC级联码性能进行分析,验证了级联码优越的性能,证明了BCH码在FEC系统中的作用.针对DVB-S2系统的特点,在传统译码的基础上采用并行译码提高译码速度.译码的3个部分计算校正子、计算关键方程、钱氏搜索均采用适合并行译码方式的设计.针对并行方式带来的硬件复杂度的上升,采用共享公共因子、时分复用等方式来降低一定的硬件复杂度.最后在FPGA上设计并实现了DVB-S2标准中BCH(14400,14232)的8位并行译码器.该译码器占用芯片逻辑单元效为8561,最高时钟频率为71.5 MHZ,符合DVB-S2的要求.     

快速低密度校验码迭代译码量化算法

提出一种低密度校验码快速量化置信传播译码算法，其中量化电平标号作为定点算术操作数，运算由寻址表完成，中间计算以较高精度包含在表中，该算法具有明显低的时间复杂度，应用对称特性，可以显著降低所需存储容量；在不增加复杂度的前提下，可以方便地实现均匀及各种为改进性能而设计的非均匀量化方案；适当增加复杂度还可实现时变译码，该算法使低密度校验码在实际通信系统中的应用比时已经接近连续译码，而高信誉噪比时比连续译码差0.2dB。合适的高阶量化译码可以获得接近连续译码的性能，高信噪比时甚至优于连续译码。     

LDPC码量化和积译码的高效实现

提出了一种改进的高效量化和积算法(sum-product algorithm,简称SPA)．该算法只涉及加减法、比较和查表运算,并且每轮迭代译码的运算次数少于前／后向算法,从而大大降低了计算复杂度和硬件实现难度．同时,文中还基于这种改进的量化SPA,对采用不同量化方案时LDPC码在AWGN信道下的译码性能进行了仿真．仿真结果表明采用低阶均匀量化时译码性能已经非常接近连续译码．     

LDPC码的分层类拟合修正最小和译码算法

低密度奇偶检验码（LDPC）是一种广泛使用的信道编码,尤其在长码时性能更佳。与编码相对应的便是译码,起初LDPC译码算法的复杂度很高,因此在最小和（MS）译码算法中为了降低算法的复杂度,采用了近似运算,虽然有效地降低了算法的复杂度,却牺牲了部分的误码性能。针对这一现象,本文在最小和译码算法的基础上,再一次作出近似运算,提出类拟合修正最小和（CFMMS）译码算法。该算法会根据MS算法中的非线性函数构造出一种类拟合函数,可以对不同阈值内的变量节点信息作出不同的处理,尽可能实现对校验节点更新过程的准确补偿,使得到的结果更加接近于置信传播算法;在此基础上,应用分层式调度策略,提出一种分层类拟合修正最小和（LCFMMS）译码算法,改变了节点信息的更新顺序,提升了迭代更新中节点信息的可靠度,使得译码的收敛速度得以提升,同时节省了存储空间。仿真和数值结果表明,该文提出的译码算法在一定程度上提升了误码性能,且运算复杂度低、译码收敛速度快。