Optimal codes for single-error correction, double-adjacent-errordetection

In certain memory systems the most common error is a single error and the next most common error is two errors in positions which are stored physically adjacent in the memory. In this correspondence we present optimal codes for recovering from such errors. We correct single errors and detect double adjacent errors. For detecting adjacent errors we consider codes which are byte-organized. In the binary case, it is clear that the length of the code is at most 2^r-r-1, where r is the redundancy of the code. We summarize the known results and some new ones in this case. For the nonbinary case we show an upper bound, called “the pairs bound,” on the length of such code. Over GF(3) codes with bytes of size 2 which attain the bound exist if and only if perfect codes with minimum Hamming distance 5 over GF(3) exist. Over GF(4) codes which attain the bound with byte size 2 exist for all redundancies. For most other parameters we prove the nonexistence of codes which attain the bound     

易于硬件实现的内嵌图像编码算法

EZBC算法综合利用了子带内和子带间系数的相关性．把零树／零块结构和基于上下文编码的优点有机结合在一起,获得了比SPHIT算法更好的压缩性能,比EBCOT更高的压缩效率。但是EZBC算法编码中的两个排序链表需要很大且非固定的存储空间,这使得EZBC算法的硬件实现非常困难。在EZBC算法的基础上提出了一种易于硬件实现、低存储量、高压缩性能的内嵌零块图像编码算法。该算法利用比特平面节点重要性状态表和上下文查找表来完成整个编码过程和形成上下文。实验结果表明,所提出的算法具有与EZBC算法基本相同的高压缩性能,但所需存储空间约为EZBC算法的四分之一,所以该算法更易于硬件实现。     

一种JPEG2000码率控制算法的硬件实现

基于并行的tier-1编码,提出了一种易于硬件实现,快速截断的码率控制算法,用查找表与移位运算代替原始算法中的除法运算,用率失真斜率记录表方法代替寻找最优截断点时的迭代运算,可以快速查找截断点.考虑到图像率失真斜率的概率特性,针对率失真斜率记录表某些项的位宽进行缩减,有效降低了资源消耗.     

一种JPEG2000码率控制算法的硬件实现

基于并行的tier-1编码,提出了一种易于硬件实现,快速截断的码率控制算法,用查找表与移位运算代替原始算法中的除法运算,用率失真斜率记录表方法代替寻找最优截断点时的迭代运算,可以快速查找截断点。考虑到图像率失真斜率的概率特性,针对率失真斜率记录表某些项的位宽进行缩减,有效降低了资源消耗。     

一种基于硬件实现的快速运动估计半像素级搜索算法

研究了在绝对差和准则下的整像素级块匹配和半像素级块匹配的联系，对绝对差和进行了合理的数学曲线拟合，通过数学曲线来预测最小绝对差和所在半像素位置，从而得到半像素级最佳匹配矢量。分析了三种不同的凹函数预测模型，提出了一种适合硬件实现的运动估计快速半像素级搜索算法。该算法直接根据整像素级运动估计的结果来推算半像素级运动估计结果，在很大程度上降低了半像素级运动估计的运算复杂度，从而利用低码率视频编码的实时实现。试验结果表明该算法可获得较好的重建图像质量。该算法利于硬件实现，可以方便地集成到现有的视频编码器中，具有较好的实用价值。     

一种基于CSA加法器的Montgomery模幂乘硬件实现算法

提出了一种改进的Montgomery模乘和模幂算法,该算法采用5-to-2 CSA加法器来实现Montgomery模乘算法中的超长大数加法。目前使用CSA加法器的其他模乘算法在模乘结果输出时均需要用CPA加法器来处理CSA加法器的输出结果,而本文提出的算法使得模乘运算的输入输出操作数均可采用保留进位形式,避免了进行超长操作数的CPA加法这一耗时的操作,因此显著减少了模乘运算所需时钟周期,提高了数据处理的时间效率,并加快了RSA模幂运算的速度。     

面向FMCW激光雷达的修正Rife算法设计与硬件实现

FMCW激光雷达以其高精度、抗干扰能力强、同时测距测速等特点得到了广泛研究。针对FFT固有栅栏效应引入测距、测速误差的问题,通过分析频谱幅值和相角的规律,并结合正弦函数原理提出了一种易于硬件实现的修正Rife算法,有效地降低了传统Rife算法在估计频率接近FFT量化频率点时的误差。通过仿真和FPGA验证,修正Rife算法在信噪比为?10 dB时相较于传统Rife算法平均误差降低了69.6%,均方根误差降低了50.7%,而计算量仅增加了两个乘法和加法,与N点FFT计算量相比可忽略不计。最后,通过搭建光学测试平台,模拟激光雷达中频回波信号验证了该算法的有效性。测试结果显示,该算法可在112 m范围内实现同时测距测速,测距误差不大于5 cm,测速误差不大于0.16 km/h,满足实时性要求。     

一种改进的后处理去块滤波算法及其硬件实现

在已有去块滤波算法的基础上,根据人类视觉系统的特点,提出了一种改进的、以块边界为单位的后处理去块滤波算法。该算法能以较少的硬件资源得到更好的视觉效果。文中还给出了对应的硬件实现结构,在使用较少的存储单元情况下,仿真结果仍然可以达到H.264视频实时处理的频率要求。     

高速自适应DLMS算法及其硬件实现

针对LMS算法在硬件实现时的"缺陷",提出了一种适合高速实时处理的改进型DLMS算法。算法通过分离自适应处理中的滤波和权系数更新两个过程,使其实现并行运算;并且可以直接映射到具体的硬件中。作为示例,依据此改进DLMS算法设计了一种折叠型自适应滤波器,并用Xilinx Virtex-4 FPGA实现此设计,给出具体的验证结果。     

改进的自适应去振铃滤波算法及其硬件实现

在现有去振铃滤波算法的基础上,提出了一种改进的简单易行的自适应去振铃滤波算法.在算法中,首先对图像进行边界检测,然后根据结果,对图像采取不同的窗滤波方式达到自适应滤波的效果.在本算法中,考虑了人类视觉系统的特性;同时兼顾算法硬件可实现性.在保证滤波效果的前提下,以较小的硬件代价实现了算法.     

基于FPGA的Alpha半透明图像叠加算法硬件实现

文中在FPGA上采用纯verilog逻辑实现了Alpha半透明图像叠加算法,即验证了算法的正确性,同时针对FPGA不善于处理浮点运算的弊端,采用了移位操作的方法,进一步提高了运算速度,实现了Alpha透明系数可调,半透明图像叠加的实时显示,在高清图像显示领域具有很大的实用价值.     

Fast hardware implementation of the Winograd Fourier transform algorithm

We describe a novel partitioning of small Winograd DFTs into two identical subunits, each of which computes a real-input DFT. A bit-serial arithmetic single IC implementation in semicustom or custom LSI is described. A fast hardware WFTA is then proposed which is efficient for complex or real input data.     

Gamma校正的快速算法及其C语言实现

Gamma校正是数字图像显示前必不可少的操作。若直接套用公式来实现的话，执行效率非常低；许多文献都提到可以使用查找表来加速这一操作，然则语焉不详，并未具体介绍实现方法。在对gamma校正原理进行深入研究的基础上，构造出gamma校正查找表，并提出了运用该表对数字图像进行快速gammaa校正的方法。该算法特别适用于在嵌入式系统中处理视频流。     

LTE系统中混合基FFT算法分析与硬件实现

在LTE系统设计过程中,上行链路采用单载波频分多址技术(SC-FDMA),下行链路采用正交频分多址技术(OFDMA)。在用这两种技术实现LTE的过程中,都采用了DFT或FFT的处理方法,而直接计算DFT的计算量太大。因此本文通过对LTE系统中各种FFT算法进行了分析,重点对Cooley-Tukey FFT算法进行了研究,同时以变换区间N=12和N=15为例,通过电路复用的方式进行了FPGA实现与验证。     

遗传算法在二阶PMD补偿中的应用及硬件实现

文章简要介绍了几种现代非线性优化算法,在两级偏振控制器和时延线级联补偿器结构的基础上,采用遗传算法作为偏振模色散(PMD)补偿中的反馈控制算法进行全局最优化,使偏振度(DOP)实现最大化,实现PMD补偿.文章对遗传算法在二阶PMD补偿中的应用进行了理论分析,并且设计了以TMS320C6711DSK为核心硬件的整套控制结构.     

32位CRC校验码的并行算法及硬件实现

通过对CRC校验码原理的分析,研究了一种并行32位CRC算法。该算法采用递推的方法,直接得出计算多位数据后的CRC余数与计算前余数之间的逻辑关系。相对于一般的按位串行计算或者查表并行计算的方法来说,该方法运算速度快且不需要额外的空间存储余数表,十分有利于硬件实现。     

DRFM硬件平台的研究与实现

针对宽带数字射频存储器(DRFM)的硬件平台进行研究与设计。首先提出了一种基于FPGA+ADC+DAC为核心的DRFM系统实现方案。然后根据自顶向下的设计原则,详细介绍了硬件系统从顶层架构到底层电路的实现过程,并对系统各功能模块的硬件电路设计进行了详细的分析。最后,对DRFM的硬件系统进行了测试,实验结果表明,该DRFM系统在1.2 GHz带宽,输入信号频率在100 MHz~1.2 GHz范围内,杂散电平仅为-70 d Bc,可以进行雷达回波信号的模拟,达到了预期的效果。     

基于Kronecker法的MIMO信道模拟及硬件实现

针对多输入多输出（Multiple-Input Multiple-Output,MIMO）无线通信系统,在基于Kronecker 的MIMO信道模型中综合考虑了路径损耗、阴影衰落和多径衰落等因素,实现了基于现场可编程门阵列（Field Programmable Gate Array,FPGA）的MIMO信道模拟器,并分析了硬件设计方案以及MIMO信道模拟的实现方法。实测结果表明,设计的MIMO信道模拟器可以模拟瑞利衰落、莱斯衰落以及阴影衰落等常见的信道衰落类型,能够应用于3GPP、COST-207等标准信道模型的复现。该模拟器可作为无线通信系统研究的测试设备,辅助通信系统研究的算法验证、方案优化以及性能分析。     

一个新的混沌模型及其硬件实现

该文提出了一个新的非线性动力学系统模型并对其进行了仿真研究,结果表明此模型具有正的李雅普诺夫指数,表现出时域伪随机性和连续的频谱,因而此模型是一个混沌发生器。由于它的线性子系统的条件李雅普诺夫指数均为负,因而是可同步子系统,能够用于混沌保密通信。该文还给出了此模型的两种分段线性电路实现方法。     

基于OFDM的WLAN相位校正算法研究

相位校正对基于OFDM的高速数据传输系统至关重要.文章针对802.11a协议提出了一种使用导频进行相位校正的算法.该算法对接收导频样本进行最小二乘估计以获得相偏参数,算法综合考虑了抽样时钟偏移(SCO)和载波频偏(CFO)所引起的相位偏移.文章通过仿真比较了该算法与另一种相位校正算法在不同参数下的性能,结果证明在相偏主要由SCO和CFO引起的情况下该算法性能较好.