基于FPGA的PL3接口协议的一种设计与实现

介绍了在FPGA器件上实现Pos-phy level3接口协议的工作原理、设计思想和模块结构，并详细探讨了接收方向上单通道PL3接口的控制单元的实现，该实现方法有利于正确扩展多通道的实现．     

一种FPGA验证与测试方法介绍

文章重点介绍了一种FPGA验证与测试的方法。该测试方法的优点是不依赖于芯片设计与测试机台,低成本、开发周期短。基于PC、ATE与自制转换软件,对FPGA验证与测试开发技术进行研究。PC主要完成bin文件的生成,自制转换软件主要将bin文件转换为机器可识别的atp文件。ATE导入配置文件、完成信号输入与输出验证。基于该理论对Xilinx公司的XCV1000进行了实验,实验表明该方法可行并能快速实现测试开发与芯片验证,且具有很好的通用性,可用于其他FPGA芯片的测试、研究与验证,还可以应用于不同的ATE机台。     

基于FPGA的RFID读写器设计

设计并提出一种高频射频识别系统读写器设计的新方案。读写器采用MFRC500射频读写芯片,以FPGA作为处理器,符合ISO/IEC14443标准,工作频率为13.56MHz,读写距离为10cm左右。给出了读写器硬件系统的组成和软件工作流程,对同时读取多张卡的情况进行了分析,实现了防冲突算法。     

实时工业图象检测系统控制电路的FPGA实现

本文给出一种实时工业图象检测系统控制电路的ASIC设计实例,包括系统原理、芯片总体设计、各模块的逻辑设计、FPGA实现、仿真及联机调试。     

一种基于FPGA的可编程数字本振生成方法

近年来，随着相关技术的不断发展，基于现场可编程逻辑门阵列（Field Programmable Gate Array,FPGA）的直接数字频率合成技术（Direct Digital Synthesizer,DDS）已成为目前主流的信号合成技术，广泛应用于雷达、通信、国防等领域。然而，受限于FPGA的系统时钟，合成信号的频率范围有限。为了使合成信号获得更大的频率范围和更高的采样频率，提出一种可编程数字本振生成方法，并将该方法应用于频谱分析仪的数字本振频率合成上。实践证明，该方法能够准确产生需要的可变本振信号，且频率范围不受系统时钟频率限制。     

基于FPGA的频率测试系统

传统ATE比较昂贵,功率大耗电多,造成IC的测试成本偏高,针对ATE的不足之处,设计制作FPGA模块的频率测试系统,包括FPGA测试系统的组成模块,测试原理和测试方法,以及与Handler的通信设计。该测试系统占用空间小,耗电少,测试成本低,达到了节能降耗,降低测试成本的目的。     

基于FPGA的直接数字频率合成器的设计和实现

本文介绍了利用Altera的FPGA器件(ACEXEP1K50)实现直接数字频率合成器的工作原理、设计思路、电路结构和改进优化方法。     

基于单片机和FPGA的频率特性测试仪的设计

该系统基于扫频外差基本原理,以单片机和FPGA构成的最小系统为控制核心．可在任意指定频段内测量被测网络的幅频和相频特性并显示相应曲线。系统分DDS扫频信号源、被测网络、幅度和相位检测、控制模块及幅频、相频特性曲线显示等部分,在100Hz～100kHz范围内可自动步进测量被测网络的幅频特性和相频特性并自动设置频段范围,观察不同频段内网络的幅频特性和相频特性,并在示波器上同时显示幅频曲线和相频曲线。     

基于FPGA的直接转矩控制系统设计

结合FPGA、DTC及NNC的特点，在FPGA中设计实现DTC并引入神经网络控制器，对电机运行性能的提高将会有其他设计平台难以媲美的优点和潜力。FPGA的快速实时响应及强大的并行处理能力，无疑是DTC和NNC必要的条件。实验证明了该方案设计的可行性，并取得了较好的磁链和速度控制效果。     

基于FPGA的直接数字频率合成器的设计和实现

本文介绍了利用Altera的FPGA器件(ACEX EP1K50)实现直接数字频率合成器的工作原理、设计思路、电路结构和改进优化方法.     

FPGA准实时寿命损耗评价系统的验证试验设计

为验证已建立的现场可编程门阵列(FPGA)器件准实时寿命评价系统的工程合理性,进行了加速寿命试验的设计.验证试验的设计,考虑不同型号之间的可靠性差异,针对特定型号的Xilinx XCV600 FPGA样本,能够定位样本内部具体失效部位.针对FPGA高可靠性的特点,施加温度、电压和频率3种加速应力;针对FPGA使用环境多变的特点,构建了整套载荷数据跟踪与处理流程.试验方案通过硬件和软件系统实现,硬件系统进行FPGA工作环境的加载及准实时工作情况数据的采集,软件系统基于电迁移失效机理对采集到的数据进行处理得到寿命信息,将试验与预测结果进行比对完成验证.实践表明了该试验设计的可实施性,确认了部分系统预测结果的准确性.     

基于VHDL语言实现FPGA设计

介绍采用VHDL语言在现场可编程门阵列器件(FPGA)上实现通用芯片8255的设计,并简要介绍8255的结构,给出VHDL语言设计程序。     

基于RapidIO的FPGA远程更新系统设计与实现

现场可编程逻辑门阵列(FPGA)在航电系统领域广泛应用,但是采用JTAG方式更新FPGA程序,效率低下,易受设备环境限制而缺乏灵活性,已经难以满足工程应用的需求。提出了一种实现FPGA程序远程更新的方案,该方案采用RapidIO总线,以软件异构的方式,构建在线更新实时通信链路。通过以太网下发镜像升级文件,经SRIO交换网络传送至FPGA节点,写入FLASH配置空间,实现FPGA程序的远程更新。经过测试,验证了设计的正确性和可行性,并有效地提高了FPGA程序更新的速度。     

基于FPGA的LFMCW雷达信号处理算法及实现

为提高线性调频连续波雷达的探测精度,提出一种Rife算法与Jacobsen算法的联合频率估计算法。该算法分别对三角波调制的线性调频连续波的差频信号的上下扫频的频谱进行峰值搜索,当其频率在量化频率点附近时用Jacobsen算法优化,其他情况使用Rife算法直接估计。通过理论及Matlab软件仿真分析算法的估计性能,结合现场可编程门阵列(FPGA) EP4CE30F23C8N设计了用于三角波调制的LFMCW雷达,通过SignalTapⅡ软件实时捕捉目标参数,得到速度及距离信息。该方法应用于调频连续波雷达可以取得较高探测精度,同时具有较高的实时性、稳定性。     

基于FPGA的DWDM光源控制系统

设计了一种新型的DWDM光源控制系统,该系统采用MCU FPGA技术,可以同时对多个DWDM光源通道进行温度、波长和功率的检测控制,并且通过GPIB总线实现了PC机的远程控制.数字控制系统中FPGA技术的采用降低了系统的复杂性,提高了系统的可靠性和灵活性.在温度控制模块中,采用分阶段模糊控制的方法提高了系统的响应速度和控制精度.在LD控制模块中采用新型的波长锁定技术实现波长的高精度控制,同时采用软启动、限幅电路和短路开关等措施进行LD的浪涌保护.实验研究表明,该系统的温度和波长控制效果较好,而且能抑制因老化引起的波长漂移.     

基于FPGA的超声相控阵接收系统的研究

超声相控阵检测技术具有提高检测灵敏度、分辨力和信噪比等优点。该文基于现场可编程门阵列(FPGA)技术,控制接收部分的信号以完成电压隔离,放大,滤波处理并转换为低电压差分信号(LVDS)等功能,实现了超声相控阵接收控制系统的小型化和数据传输的高速化。实验结果表明,处理的信号满足所需要求,系统稳定,对相控阵接收系统的优化具有重要意义。     

基于FPGA的级联编码系统的设计与实现

基于IESS-308标准设计了里德-所罗门码和卷积码的级联编码方案,解决了级联编码系统设计中的关键问题,提出了系统的同步策略,在现场可编程门阵列上实现了整个系统,并在硬件平台上对级联编码系统进行了性能测试。测试结果表明,实测值与理论值一致,从而验证了方案的正确性。该方案具有较强的通用性,经适当修改,可满足其他传输标准的要求。     

基于FPGA的自适应谱线增强系统设计

在此基于Altera公司的现场可编程门阵列（FPGA）芯片EP2C8F256C6,采用最小均方算法设计了自适应谱线增强（ALE）处理系统。以FPGA为处理核心,实现数据采样控制、数据延时控制、LMS核心算法和输出存储控制等。充分利用FPGA高速的数据处理能力和丰富的片内乘法器,设计了LMS算法的流水线结构,保证整个系统具有高的数据吞吐能力和处理速度。并且通过编写相应的VHDL程序在QuartusⅡ软件上进行仿真,仿真结果表明该设计可以快速、准确地实现自适应谱线增强。     

一种基于FPGA的DDR SDRAM控制器的设计

对DDR SDRAM的基本工作特性以及时序进行了分析与研究,基于FPGA提出了一种通用的DDR SDRAM控制器设计方案。在Modelsim上通过了软件功能仿真,并在FPGA芯片上完成了硬件验证。结果表明,该控制器能够较好地完成DDR SDRAM的读写控制,具有读写效率较高、接口电路简单的特点。     

基于System Generator的干扰模块设计

快速实现干扰算法和产生干扰信号是干扰机设计过程中重要的工程问题.基于此提出了基于System Gener-ator的干扰模块设计方法.通过Simulink和System generator搭建干扰算法电路,设计常用干扰样式,在现场可编程门阵列(FPGA)中直接生成电路设计.本设计方法可以快速生成干扰样式的电路,具有易复...