ASIC的可测性设计

随着ＶＬＳＩ的发展，可测性将成为芯片设计的主要依据。本文论述了ＡＳＩＣ可测性设计的三种方法，并对三种方法作出了比较，最后给出了一个实用的可测性设计环境下ＴＥＮ。     

一种实用的ASIC设计方法

本文重点介绍了一种实用的以个人电脑(PC机)为开发平台来实现中大规模ASIC电路的设计方法与开发流程。     

ASIC验证技术

描述ＡＳＩＣ验证方法和过程，有助于ＡＳＩＣ设计者对验证的认识。模拟是验证ＡＳＩＣ并产生测试矢量的唯一途径，设计者可以对ＡＳＩＣ芯片或者在ＡＳＩＣ应用系统中进行功能和时序模拟。     

一种基于ASIC的高速异步FIFO设计

分析了异步FIFO的结构和关键技术,在与利用格雷码作为异步FIFO指针编码对比的基础上,提出了一种采用移位码编码方式的FIFO,不仅减小了亚稳态出现的概率,也简化了电路结构,降低了电路面积和功耗,在此基础上也缩短了电路的关键路径,工作频率明显提升。根据仿真和综合结果显示,本文设计的FIFO工作性能稳定可靠。     

ASIC器件热设计

本文利用数值传热学基本原理,开发了通用ASIC器件流场及温度场计算程序,在此基础上,对ASICK顺件的热设计技术作定量分析,给出了器件相关结构因素与内热阻之间的定量关系。     

VITAL——设计ASIC模型的VHDL基准

ＶＩＴＡＬ是ＩＥＥＥ新近制定的一个用ＶＨＤＬ建立ＡＳＩＣ模型库的基准，它为ＡＳＩＣ库的建立，电路设计的描述提供了便利的，格式相对固定的描述方法，并为提高模拟性能提供了依据和基础，本文介绍ＶＩＴＡＬ的基本内容，并介绍用ＶＩＴＡＬ描述电路模型的方法。     

可编程ASIC技术——现代电子系统设计的新潮流

介绍了可编程ＡＳＩＣ的现状与发展，论述了可编程ＡＳＩＣ的选择和开发步骤。在可编程ＡＳＩＣ的开发中，层次结构化设计的广泛采用。最后对ＴＯＰ－ＤＯＷＮ和ＢＯＴＴＯＭ－ＵＰ设计方法作简要介绍。     

ASIC技术及设计方法

本文首先阐述了ASIC的概念及其分类。然后着重介绍了ASIC设计中有关门阵列的设计和开发过程以及所使用的CAD工具。接着介绍了国外两家ASIC器件制造公司有关门阵列的典型开发过程,最后讨论了ASIC技术的未来发展。     

针对ASIC中记忆部件的易测试性设计技术

本文提出了一种简洁有效的，针对ASIC中记忆部件的易测试性设计技术，可消除部分不可测故障，提高故障覆盖率。     

CMOS电路最大功耗宏模型

参照已有的平均功耗宏模型研究成果,将电路最大功耗假设为输入向量对序列长度与跳变率的函数,并采用神经元网络拟合出该函数．ISCAS85电路集的实验结果表明,最大功耗宏模型的计算结果与门级电路最大功耗的实际模拟结果之间的误差可以控制在10％以内．     

降低时延测试功耗的有效方法

研究时延测试（应用）中的功耗问题，提出一种降低时延测试功耗的测试向量排序方法，该方法利用时延测试向量对之间的海明距离为测试向量对排序，实验研究表明，在不同降低时延故障覆盖率的前提下，测试功耗平均降低90％。     

双音多频(DTMF)声音密码拨号的低功耗设计

为杜绝输入被别人偷窥 ,防止电话被搭线窃听及重放攻击 ,特研制了一种双音频声音密码拨号器 ,来代替手工拨号易被窃之弊病。使用方法为低功耗单片机控制双音双频设计 ,该方法已被成功应用     

SCANGIN:一种降低扫描测试中动态功耗的方法

通过调整扫描链上扫描单元顺序与逻辑门插入相结合,以减少扫描移入阶段扫描链上不必要的状态跳变,从而达到降低测试中电路动态功耗的目的．在ISCAS’89基准电路上进行的实验表明,该方法最多能将扫描移入阶段峰值功耗降低94．5％,平均功耗降低93．8％,而面积开销可以忽略不计．     

论ASIC与FPGA之争

论述现场可编程门阵列(FPGA)产品的发展情况和对于专用集成电路(ASIC)的影响。介绍了目前国际上对FPGA和ASIC的竞争问题的讨论,同时对ASIC和FPGA进行了简单的比较,并对FPGA的新的应用领域作了介绍。最后提出发展我国FPGA产业的建议。     

AES加密算法的高速低功耗ASIC设计

本文提出了一个AES加密算法的高速低功耗ASIC设计方案,使用Synopsys设计流程和VeriSilicon0.18μmCMOS工艺,实现了最高工作频率410MHz,数据吞吐率5.23Gbps,功耗为58mW。采用改进算法(T盒算法),将轮变换操作中的不同步骤合并为一组表的查询,有效降低了关键时序路径的传输延迟,并通过动态功耗管理和门控时钟等低功耗设计方法有效地降低了功耗。     

ECC专用密码芯片的功耗分析研究

文章在分析一款ECC专用密码芯片内部实现算法的基础上,采用简单功耗分析(SimplePowerAnalysis,SPA)手段对该芯片进行了功耗攻击和抗攻击研究。结果表明,内部结构复杂于智能卡的ASIC密码芯片也很容易受到简单功耗分析的攻击。针对该ECC专用芯片,只需要采集一条功耗曲线即可以恢复出该密码芯片中长度大于192-bit的密钥。最后,针对该芯片的内部算法,给出了抗简单功耗分析的措施和仿真结果。     

高性能低功耗涡街流量积算仪的实现

介绍了基于新型纳瓦产品PICmicro单片机PIC16F88的低功耗流量积算仪的基本原理,硬、软件设计及其实现方法.通过测试应用表明,该仪表具有工作性能稳定可靠、测量精度高、功耗低和反应速度快等特点.     

基于BST技术的ASIC设计

专用集成电路 (ASIC)的测试需要设计一个专用测试集 ,测试过程复杂且成本高。而采用边界扫描测试技术设计ASIC ,其测试过程简便快捷 ,不需要复杂和昂贵的测试设备 ,可降低成本 ,提高产品质量。