一种优化错误模式集的极化码SCL-Flip译码算法

针对极化码的错误模式集过大无法统计、位于尾部的循环冗余校验码极易出错以及串行抵消列表翻转(SCL-Flip)译码算法的修正临界集排序较差的问题,提出了一种优化错误模式集的极化码SCL-Flip译码算法。该算法通过缩减循环冗余校验码的校验位数缩减错误模式集,并将循环冗余校验码放置在序列头部可靠性最高的位置,不仅减少了错误,且优化了极化码的距离谱。译码失败时首先根据行权重对修正临界集重排序,然后根据循环冗余校验码的错误模式查找错误模式集得到首错的位置并放置在修正临界集的头部,这样既可提高翻转准确性,又能降低额外的翻转次数。仿真表明,所提算法有较大的性能增益,且翻转次数明显降低。     

一种改进的极化码SCL译码度量排序器设计

在极化码连续消除列表(SCL)算法中译码时延是提升译码性能的关键,度量排序是译码时延的重要部分。为了降低译码时度量排序的时间消耗,首次将并行全比较排序应用到极化码译码度量排序中,并提出一种简化全比较(SPF)改进结构以降低硬件消耗。经过数据分析表明,在硬件相差无几的情况下,当列表长度为8时,传统剪切双调排序结构(PBS)的延时是简化全比较(SPF)结构的2.25倍。FPGA仿真的实验结果表明,简化全比较(SPF)结构具备排序延时低和硬件效率高的特点。     

一种奇偶校验码级联极化码的系统化设计方法

极化码作为5G的控制信道编码方案,优异的性能非常关键。但极化码的性能与码长成正相关,当其为中短码长时,性能会显著降低,极化码的级联方案能有效提高极化码在中短码长时的性能。该文深入研究极化码的级联方案,在CRC辅助的奇偶校验码级联极化码(PC-CA-Polar)基础上,提出一种奇偶校验码级联极化码的系统化设计方法,完成奇偶校验码与系统极化码的级联设计。该文从系统极化码的角度出发,扩展了极化码目前的级联方案,提出的设计方法比PC-CA-Polar码性能更优异,误码率更低。在高斯信道下,当码长为128,码率为1/2,误码率为10^-3时,该文提出的设计方法比PC-CA-Polar码获得了约0.12 dB的增益,比CRC辅助的系统极化码(CA-SPC)获得了约0.35 dB增益。     

分组码级联极化码

为提升极化码译码性能,提出一种级联极化码方案．采用经典分组码作为外码,极化码作为内码．选择所在子信道置信度较低的信息比特进行外码编码,将编码产生的校验比特放置在置信度最高的几个子信道位置上,再将这些校验比特与要传输的信息比特一起进行极化码编码．利用外码产生的校验比特有效地提升了极化码的译码性能．同时给出修正的连续删除列表译码算法,在原始的连续删除列表译码器译码结束后,将译码器列表中每一条译码结果所包含的校验比特分别进行校验,选择正确率最高且可通过校验的一条译码结果作为最终输出．仿真结果显示,在码长为128、误帧率为10^-2时,与循环冗余校验辅助的极化码方案相比,级联极化码方案有0.25dB的增益．     

改进的LDPC码译码算法

通过将串行置信度传播机制与归一化BP_Based译码算法相结合,构造出一种改进的LDPC码译码算法。该算法按照校验节点的一定顺序进行置信度传播,改善了置信度传播的收敛特性;同时应用归一化BP_Based算法的置信度更新计算法则,有效降低了译码复杂度,适合硬件实现。在AWGN信道下进行性能仿真。仿真结果表明,本文构造的串行归一化BP_Based算法的译码收敛速度明显快于常用LDPC码译码算法的收敛速度,可以显著提高译码性能。     

神经网络算法在Turbo码译码错误检测中的应用

经统计分析,Turbo码译码输出的交叉熵与译码错误之间有着十分密切的关系,且该关系具有非线性性质。神经网络技术具有独特的非线性输入、输出映射能力,因此可通过对神经网络进行某种训练来检测Turbo码译码数据中出现的错误。在训练过程中,将交叉熵作为神经网络输入端的样本值,译码错误作为期望输出值进行自适应模拟。另外,考虑到Turbo码译码的实时性和运算量要求,采用了改进型的LevenbergMarquardt神经网络算法对神经网络进行训练,并用以检测译码错误。仿真结果表明:该方法比起传统的循环冗余校验(cyclicredundancycheck,CRC)方法在检测Turbo码译码错误时,检测性能和运算复杂度均得到了很大的改善。     

低复杂度信道矩阵排序的MIMO固定复杂度球译码

提出了一种多输入多输出通信系统中,根据最小均方误差(MMSE)译码器判决变量的可靠性进行信道矩阵排序的固定复杂度球译码(FSD)算法.首先进行MMSE译码,然后计算MMSE判决变量的可靠性,并将其作为信道矩阵排序的依据.该排序算法不仅能够有效降低传统FSD预处理阶段的复杂度,而且避免了FSD预处理阶段的串行特性,使得排序依据可并行计算,显著改善了译码实时性.仿真结果表明,低复杂度排序算法引起的性能损失很小,误符号率仍能接近最大似然译码.     

具有4阶核矩阵极化码的构造和译码研究

极化码是一种理论上能够达到任意对称二进制离散无记忆信道(B-DMC)信道容量的新型信道编码技术.本研究介绍了信道极化的基本原理,并针对一般情况,以偏序法为例,详细阐述了具有4阶核矩阵的极化码构造原理,并采用串行相消译码器研究其译码过程.最后,对极化码潜在的研究方向和可能遇到的困难点进行了探讨.     

串行级联码的改进译码设计和SOVA算法

为了提高采用短交织器的串行级联卷积码在低级迭代译码时的性能 ,将对数最大似然算法的译码结构引入传统的SOVA中以增强其在短交织时延时的性能 .由于对数最大似然算法和SOVA算法的结合避免了对最大路径中每步度量的更新 ,该算法也对低时延要求有所贡献 .对几种串行级联卷积码仿真的结果表明改进的译码器能在短帧交织时获得满意的性能 .改进的串行级联卷积码的译码算法和设计适用于高比特率低时延的通信系统 .     

循环冗余校验串行抵消列表解码算法改进

采用动态列表长度及比特翻转,改进循环冗余校验串行抵消列表(CRC-SCL)解码算法,以降低其计算复杂度。与CRC-SCL解码算法采用的固定列表长度不同,改进算法通过动态增加列表长度来选择解码路径。同时,选取路径中似然比最小位进行比特翻转,修正解码序列,降低计算复杂度。在加性高斯白噪声信道下的仿真结果表明,随着Eb/No的增长,改进CRC-SCL算法计算复杂度降低越显著,当Eb/No为1.4dB时,平均计算复杂度可降低62.5%。     

Successive cancellation multibit-flipping decoding algorithm for polar codes

The investigation of the probability of error bits in a codeword shows that single-bit errors and 2-bit errors are main reasons that influence the decoding performance of polar codes with a short or moderate blocklength. Based on the statistical analysis of the error bits, a successive cancellation(SC) multibit-flipping decoding algorithm is proposed. Compared with the SC single-bit-flipping decoding, the proposed scheme can obtain better performance gains for polar codes with a short blocklength. Compared with the SC list decoding by exploring multiple paths simultaneously, the proposed scheme has a lower space complexity. Moreover, the decoding complexity of the proposed decoding algorithm decreases as the signal to noise ratio(SNR) increases. Simulation shows that for polar codes with a short or moderate blocklength, the performance of the proposed decoder can approach that of the SC list decoding with lower decoding complexity in high SNR regions.     

LDPC码的分层类拟合修正最小和译码算法

低密度奇偶检验码（LDPC）是一种广泛使用的信道编码,尤其在长码时性能更佳。与编码相对应的便是译码,起初LDPC译码算法的复杂度很高,因此在最小和（MS）译码算法中为了降低算法的复杂度,采用了近似运算,虽然有效地降低了算法的复杂度,却牺牲了部分的误码性能。针对这一现象,本文在最小和译码算法的基础上,再一次作出近似运算,提出类拟合修正最小和（CFMMS）译码算法。该算法会根据MS算法中的非线性函数构造出一种类拟合函数,可以对不同阈值内的变量节点信息作出不同的处理,尽可能实现对校验节点更新过程的准确补偿,使得到的结果更加接近于置信传播算法;在此基础上,应用分层式调度策略,提出一种分层类拟合修正最小和（LCFMMS）译码算法,改变了节点信息的更新顺序,提升了迭代更新中节点信息的可靠度,使得译码的收敛速度得以提升,同时节省了存储空间。仿真和数值结果表明,该文提出的译码算法在一定程度上提升了误码性能,且运算复杂度低、译码收敛速度快。     

LDPC码的快速收敛译码算法

给出了一种置信传播算法双向信息传递策略的实现方案,并基于矩阵分解提出了一种LDPC码的快速收敛译码算法——串行级联译码算法．密度进化理论分析和计算机仿真结果表明,与置信传播算法相比,串行级联译码算法可获得更快的收敛速度和较好的译码性能．     

Turbo码及其译码算法研究

介绍Turbo码的编译码原理,以及Log-MAP,SOVA译码算法。通过基于MATLAB的仿真实验,比较分析不同译码算法的性能。仿真结果表明,Log-MAP算法能够准确的实现译码,但需以增加译码延时为代价。而SOVA算法的译码速度更快,译码复杂度更低,译码算法更简单,在实际的系统中易于实现。     

差分空时频码字的快速译码方法

最大似然(ML)检测的差分空时频码的传统译码方法的译码复杂度随着星座图点数以及发送信息符号数的增加而迅速增加．对星座图进行划分,提出了一种差分空时频码字的快速译码方法．该方法可以获得与传统ML译码方法相近的性能,即都获得了最大空间-多径分集增益,而译码复杂度却大大降低．仿真分析结果证明了该快速译码算法的高效性．     

空间调制信号的低复杂度球形译码算法

为进一步降低球型译码算法(SM-SD)的复杂度,同时不影响算法的误比特性能,提出一种SM-SD算法,采用了不同于目前存在的SM-SD算法的复变量实数化方式,具有独特的搜索树结构,搜索树的相邻两层相互独立.分析了新算法的原理及搜索过程,通过矩阵运算理论分析了几种SM-SD算法的运算复杂度,然后在不同的空间调制系统中对SM-SD算法的误比特性能和运算复杂度进行仿真.理论分析和仿真结果表明:新算法的性能接近于最大似然算法,运算复杂度低于已有的各种类型的球型译码算法,因此更加适合于检测空间调制信号.     

一种改进的Polar码的BP译码算法

为了减少置信度传播译码算法的计算复杂度,提出了一种改进的置信度传播译码算法.该算法在节点更新时,利用等误差的线性近似函数来代替算法中的双曲函数,相比于原始的置信度传播译码算法,改进的算法仅仅需要乘法和加法运算,因此大大降低了算法的计算复杂度,更易于硬件实现.仿真结果表明,在低信噪比时,改进的置信度传播译码算法的性能与原始BP译码算法的性能几乎相同,在高信噪比时,改进的置信度传播译码算法的性能比原始置信度传播译码算法的性能略差,在码长为256,误码率是10-6时,改进的置信度传播译码算法的误码率性能比原始的置信度传播译码算法退化了0.1dB.     

Low complexity decoding algorithm for LDPC codes and design of key circuits

Parallel Weighted Bit Flipping(PWBF) can achieve a good decoding performance. However, it is hard for the hardware design and implementation because of the high complexity of its bit-chosen mechanism. By improving the bit-chosen mechanism in PWBF, a low-complexity decoding algorithm is proposed in this paper. Especially, in each iteration step of decoding, after the metric value of every bit is updated, several bits with the largest metric values are flipped. Furthermore, the optimized circuits with low complexity are provided for the critical modules of the proposed algorithm. Compared with the PWBF algorithm, the complexity of LDPC decoders is greatly decreased by use of the proposed algorithm and the optimized circuits.