基于IP核双口RAM的FPGA与DSP EMIF的接口设计

给出了TMS320C30DsP通过EMIF接口与FPGA的片内双口RAM模块进行数据通信的一个设计方案。FPGA将处理完的数据给到片内的双口RAM模块,由DSP通过EMIF读双口RAM的内容;反之亦然。以此完成对数据的发送和接收。通过实验测试,该设计方案实现了数据的正确传输。     

TD-LTE中基于EMIF的数据采集系统设计

基于对TD-LTE无线综合测试仪中DSP与FPGA之间并行数据通信技术的研究与分析,设计了一种基于FPGA的EMIF,可与片内接收模块进行数据传输。DSP在收到中断信号后,将数据通过EMIF传输到FPGA的片内接收模块,两片RAM通过乒乓结构的设计操作,完成对数据的接收。经过仿真、综合、板级验证、联机调试等工作,该设计方案实现了数据的正确传输,已应用于测试仪表的开发。     

基于EMIF接口的数据采集系统的设计

以TMS320C6713为控制器,设计和实现基于EMIF接口的数据采集系统.实际上,可以将外部的AD芯片作为外部的数据存储器设备,通过读取存储器数据的方式获得需要采集的数据.主要从硬件和软件两方面介绍EMIF接口的使用方法,最后实验结果说明采集的数据完全满足要求,实现了基于EMIF接口的数据采集系统,并且也简单说明了T...     

DSP EMIF与FPGA双口RAM高速通信实现

现代电子技术的快速发展使得大量的数据需要处理与传输,为解决该问题,通过TMS320C6455的EMIF接口实现了DSP与FPGA之间的数据双向快速通信。FPGA通过EMIF接口将内部RAM中的数据传输给DSP进行处理,DSP将处理后的数据结果再通过EMIF接口传送到FPGA的片内接收模块双口RAM并进行存储。EMIF通道实现了对数据的传输,双口RAM完成了对数据的接收。实验结果表明,该设计方案能够实现数据的双向快速正确传输。     

基于EMIF的高速图像传输系统设计

CCD图像具有分辨率高,数据量大等特点,因此实时采集和传输图像成为难点。在传统采集与传输系统中,首先将采集的图像数据存储到存储介质中,然后再将数据从存储介质中读出进行分析,这种事后的分析不利于现场分析与调试。针对这个缺点,提出一种新的平台,可实时完成数据采集,并将采集的数据通过EMIF接口以约320 MB/s的速度进行传输与显示,这种新的平台具有可靠性高,可移植性强,升级简单,易于工程实现的优点。可作为高速采集与传输系统的参考设计。     

基于FPGA的多功能图像处理系统设计

采用FPGA取代计算机实现高分辨率图像的采集、处理和显示可以解决图像采集速度慢和图像品质低的问题。实现了视频信号的采集、存储、反馈控制传感器、图像增强以及液晶显示.详细介绍了系统硬件组成结构,并分析其硬件原理.FPGA具有易擦写和逻辑规模大的特点.处理结果可以通过串口、USB口和上位机通讯并且可以实现板上大容量存储.系统具有集成度高、应用度广、使用灵活等特点.     

TMS320C6713DSPEMIF接口与FPGA双口RAM接口设计

文章给出了TMS320C6000 DSP通过EMIF接口与FPGA的片内接收模块进行数据通信的一个设计方案,DSP将处理完的数据通过EMIF接口传送到FPGA的片内接收模块双口RAM,双口RAM采用PING-PONG结构的设计。双口RAM完成对数据的接收。通过实验测试,该设计方案实现了数据的正确传输。     

TMS320C55x系列DSP与SDRAM接口的设计

DSP芯片有限的片内存储器容量往往不能满足嵌入式系统的应用需求,本文介绍了使用同步动态RAM（SDRAM）扩展TMS320C55x系列DSP外部存储空间的方法,给出了SDRAM各个时序参数的计算方法、EMIF配置程序和接口的性能,并设计了基于MT48LC2M3282P-5存储芯片的接口实现方案。     

基于FPGA的多通道雷达数据回放系统设计

为解决雷达实时信号处理功能及性能有效验证问题,文中设计并实现了一种宽窄带一体化、多通道雷达数据回放系统。该系统按雷达工作的时序和数据率将雷达回波数据发送至实时信号处理系统,从而对目标跟踪场景进行复现,实现雷达实时信号处理功能及性能的有效验证。系统硬件平台由磁盘阵列服务器与两块PCIe光纤板组成。基于Xilinx系列产品,结合系统特点对PCIe DMA控制流程及响应机制做进一步调整,实现了服务器到光纤板的雷达回波数据高速批量传输。根据雷达工作机制及回波数据结构,设计FPGA回放控制状态机及相关功能模块,严格按照雷达工作的时序和数据率使雷达回波数据由光纤板传输至实时处理系统。分别设计软件同步控制方法和硬件同步控制方法,保证多板卡数据回放的同步性。测试结果表明,该系统实现了宽、窄带雷达回波数据的板间同步回放,各数据类型分别支持6路并行数据通道,数据回放峰值速率可达1 920 MB·s^-1。文中系统可依托雷达原有硬件平台实现,无需增设板卡和线缆,具有良好的集成性与通用性,目前已被应用于某多功能相控阵雷达中。     

双口RAM在图像处理系统中的应用研究

基于图像处理系统实时性和大数据量冲突的问题,提出了在图像处理系统中使用双口RAM的方法。介绍了双口RAM的功能和特点,以IDT70V09芯片为例给出了图像处理系统中应用双口RAM的系统架构设计、硬件接口设计、系统软件设计以及FPGA和DSP对双口RAM操作软件的详细设计,并针对双口RAM的端口争用问题与解决方法进行了详细讨论,对系统的印制板设计和电路调试提出了建议。最后对图像处理系统进了功能测试,证明了采用双口RAM设计的系统的稳定性和可行性。     

一种双路图像融合实时处理系统的设计

提出了一种关于双路图像融合实时处理系统的设计,介绍了融合处理系统的总体架构和系统的功能。对系统的硬件设计和软件设计分别进行了说明,硬件设计对电源设计、采集模块设计和处理模块设计进行了详细阐述;软件部分细致分析了现场可编程门阵列(FPGA)的设计和数字信号处理器(DSP)的设计。最后对处理系统进行了测试,表明该设计满足实时处理的需求。同时,可对系统进行扩展,实现更多路图像的融合处理。     

基于FPGA的多源信息实时传输系统

针对多传感器协同采集信息,提出了一种基于FPGA的多源信息实时传输系统。利用FIFO缓存各路数据,根据数据特性自动识别优先级,采用智能编队机制,动态传输各路数据。该系统具有通用性强、信道利用率高、智能化和可扩展性的优点,目前已成功应用于多项国家"863"预研项目和无人机及飞艇等型号项目中。实际应用证明,该系统运行稳定可靠,适应性强。     

基于DMA传输方式的SDRAM控制器的设计与实现

在简单介绍同步动态随机存储器（SDRAM）的基础上,提出了一种基于直接存储器读取（DMA）传输方式的SDRAM控制器,详细介绍了DMA控制器和SDRAM控制器的设计,并说明了其现场可编程门阵列（FPGA）实现后的性能。     

基于FPGA的图像压缩与编码算法设计

高帧频相机需要较长时间记录目标状态的图像信息,由于记录介质的存储容量所限,需要对图像进行实时压缩、记录与传输。EZW和SPIHT两种编码方法速度慢,不易在FPGA上实现,且对缓存要求较高。根据小波变换后小波系数的冗余及分布特性,提出一种新的编码算法,通过直接对系数大小做比较,然后结合数值特性和分布特性对小波系统进行动态分组,用较少的存储空间记录图像系数信息。该算法适合在FPGA上实现,实验结果验证了方法的可行性。     

基于硬件的内存trace工具 ——MTT的设计与实现

 本文提出了一种全新的获得访存trace的方式,并设计实现了基于硬件的零开销多平台实时访存Trace工具——MTT(Memory Trace Tool).详细介绍了MTT在采样配置、地址识别、trace输出等方面的设计细节,以及接收端配合MTT高效接收分析trace的流程,实现了一个通过MTT获得程序访存trace的完整方案.相比已有方法,MTT具有许多特点:(1)对程序透明;(2)零开销,无内存污染问题;(3)实时获取完整的全系统访存Trace;(4)可实时配置的多种在线Trace分析手段;(5)具有操作系统平台无关性.     

基于FPGA的VME总线接口的设计与实现

介绍了一种用现场可编程门阵列（FPGA）实现虚拟机器环境（VME）总线接口的设计方法。该设计采用Al-tera公司的高密度的Stratix系列的FPGA来实现,给出了相应的程序设计原理和实现框图,重点论述了基于FPGA的VME总线接口设计原理和仿真,设计结果得到了实践的检验。     

基于FPGA实现的IRFPA探测器驱动电路的设计

介绍了IRFPA(infrared focal plane arrays)探测器驱动电路的系统组成及工作原理,设计采用单片FPGA芯片实现探测器控制及红外图像的预处理,减小了整个系统的设计尺寸,提高了设计的集成度。详细介绍了核心器件FPGA的算法实现,给出了关键模块的设计方法、流程。通过应用于640×512红外焦平面阵列探测器,验证了方法的可性能,成像效果清晰、对比度高,满足后期图像处理的要求。     

基于DDS芯片AD9858的复杂雷达信号模拟器设计

设计了一种基于直接数字合成（DDS）的复杂雷达信号模拟器。与传统的频率合成方法相比,DDS合成信号具有频率切换时间短、频率分辨率高、相位变化连续等诸多优点。利用双口随机存储器的高速数据存取与现场可编程门阵列器件的高性能、高集成度相结合,可以克服传统DDS设计中的很多不足,从而设计开发出性能优良DDS系统。