AES算法的快速低功耗ASIC实现

论文根据一种改进的AES密码算法,提出了其低功耗ASIC设计与实现的方法。通过分析CMOS电路功耗产生原因,介绍了动态功耗管理、门控时钟和操作数隔离等低功耗设计方法,给出了该AES密码算法详细的低功耗实现方案。用Power Compiler做功耗分析后发现,优化后的功耗比优化前的功耗降低了43%,满足低功耗的要求。     

SOC技术及系统级低功耗设计

介绍了SOC设计中的IP核可复用技术、软硬件协同设计技术、SOC验证技术、可测性设计技术以及低功耗设计技术。对SOC低功耗设计中的瞬态功耗优化、平均功耗优化以及功耗的物理来源、电容充放电功耗、短路功耗、静电漏电功耗进行了分析。并对典型SOC设计中采取降低芯片和封装电容、降低电源电压,达到降低功耗的技术进行了研究。最后对系统级功耗设计中的电源系统低功耗设计、工作系统低功耗设计进行了探讨。     

低功耗编译技术综述

功耗问题已经成为制约电子系统发展的重要因素.功耗是由硬件在运行软件时产生的,软件的数据存取和指令执行都会使硬件产生功耗.编译器可以通过适当的调度优化,改变软件在硬件上的运行轨迹,使得硬件执行某一个程序时的功耗变小.本文从如何对软件的功耗进行评估和如何实现低功耗的编译两大方面对低功耗编译的相关研究进行了广泛介绍,着重评述了专门的低功耗编译技术.最后对当前低功耗编译存在的问题做了分析,给出了对于低功耗编译新方向的预测.     

VLSI电路低功耗设计研究进展

介绍了低功耗设计最新的研究进展,从低功耗设计流程、功耗估计方法、功耗优化方法、功耗优化工具软件、低功耗测试等几个方面,对低功耗的研究进行了系统和科学的阐述,可为相关研究设计人员提供有益的参考.     

一种数字信号处理器的动态功耗管理方案

动态功耗管理是一种系统级低功耗设计技术，降低功耗的思路是根据系统当前负载动态调整时钟频率或者关闭时钟。文章以数字信号处理器为模型，提出了一种系统属性可调节的动态功耗管理方案，它支持通过软硬件配合对功耗进行灵活的动态管理，其管理策略采用了适应性预测算法，并引入非确定性因子。实验结果表明，该方案可以大大降低数字信号处理器的功耗。     

一种自动化瞬时功耗分析方法

随着IC设计的规模更大,要求速度更快,以及便携式设备的广泛需求,芯片功耗的问题越来越凸显出来。对于纳米尺寸的芯片来说,功耗管理是一个主要的挑战。因此,在芯片的设计阶段功耗分析是贯穿于整个设计流程的重要步骤。在整个设计流程中需要对功耗进行分析并依据分析结果进行低功耗设计,这些技术可以保证芯片的每一部分都能高效、可靠、正确地工作。选择合适的低功耗手段,必须以细致的功耗预估为前提。这样才能保证找到芯片工作时的功耗极值点,这些数值的分析对降低芯片功耗、优化电路设计提供有力支持。     

基于电源管理技术降低嵌入式系统功耗的研究

嵌入式处理器产品既要求提高其性能又要求降低功耗,这是互相矛盾的两个方面。但是,高性能处理必须增加计算复杂度并加快时钟速率,如果采用权宜之计的节省功耗设计方案,是很难实现的。介绍利用B lackfin数字信号处理器系列产品固有的动态电源管理方法来管理功耗,以便在具体的嵌入式应用中优化性能与功耗的关系,较好地解决降低嵌入式系统功耗问题。     

赛灵思发布28纳米FPGA平台推进可编程技术

赛灵思公司宣布发布赛灵思新一代可编程FPGA平台。和前代产品相比，全新的平台功耗降低一半，而性能提高两倍。高性能低功耗工艺技术使得FPGA的静态功耗降低了50％，较低的静态功耗可让赛灵思向客户交付业界功耗最低的FPGA，且比前代器件的总功耗减少50％。同时，新一代开发工具通过创新时钟管理技术可将动态功耗降低20％，而对赛灵思的部分重配置技术的增强，     

新一代PowerPC G3处理器

苹果、IBM和摩托罗拉公司联盟(AIM),继续改进其主力产品RISC处理器,即PowerPC的设计。这些新设计的产品称为未来处理器,代号为PowerPC G3和G4。老的处理器PowerPC 601被认为是第一代“桥接”处理器,它包含IBM的POWER结构和摩托罗拉的88110 RISC处理器。Pow-erPC 603、603e、604和604e是第二代处理器,这些处理器完全是根据PowerPC结构设计的。Power-PC 3G和4G所采用的指令与PowerPC相同,但增加了新的功能,如增加L2高速缓存支持或新的总线结构,因而系统性能有较大     

ASIC功耗估计和分析技术

功耗已越来越成为ＡＳＩＣ设计中必须考虑的重要因素。评述了对ＡＳＩＣ电路的各种功耗估计和分析方法，展望了功耗分析和估计技术的发展，为低功耗设计提供参考。     

无人值守无线传感器网络电源系统管理

无人值守无线传感器网络是当前通信和计算机领域研究的热点之一,具有十分广阔的应用前景。文章阐述了无线传感器网络的概念,以无线传感器网络的网络节点为研究对象,重点阐述了网络节点的基本结构和能耗状况,详细描述了无线传感器网络电源管理的微处理器控制以及软件控制流程。     

基于ARM的嵌入式计算机系统的低功耗设计与实现

嵌入式计算机系统被广泛应用于便携式和移动性较强的产品中,而这些产品的低功耗设计的目标是在满足用户对性能需求的前提下,尽可能降低系统的能耗,延长设备的待机时间[1].基于ARM处理器的嵌入式计算机系统主要通过低功耗微处理器选择、接口驱动电路的设计、电源供给电路设计、动态电源管理等来实现系统的低功耗.该系统已经在产品应用,系统性能稳定,功耗很小.     

一种基于无线传感器网络的生物信息检测系统节点电源设计

针对电源系统需要为系统中微处理器、传感器、信号调理电路、无线通讯模块等提供工作电源的目的,提出一种生物信息检测系统中无线传感器网络（WSN）节点的电源设计方案。除了通过内部3.7 V锂电池,振动产生的机械能也可以用来提供能量。系统工作过程中能自动对供电方式进行选择,并完成对锂电池的充电任务。节点采用带有8051内校的CC2430无线射频芯片,通过有效的动态电源管理和唤醒休眠机制的软件设计,针对生物信息检测系统实现了一种低功耗的能量自供给的无线传感器节点电源设计。     

基于GPS/GSM和MSP430的巡检手持终端的设计与实现

为了解决对光缆干线巡检人员进行自动实时监督的问题,基于GPS全球定位系统和GSM数字蜂窝网,以超低功耗单片机MSP430为中央处理器,开发设计并实现了巡检手持终端设备。终端通过GPS获取巡线员的当前地理位置和时间信息,并以短消息的形式通过GSM网络发送至管理中心服务器,实现对巡检人员工作的监督。终端功耗低,体积小,待机时间长,易于携带,使用方便。尽管终端是为光缆巡检设计,但也可以用于其它很多需要巡检监督或地理位置信息采集的场合,通用性很强。     

基于PowerPC处理器的单板计算机设计和实现

为提高现代武器装备中抗恶劣环境计算机的处理能力,提出了一种基于PowerPC处理器的计算模块设计方法。该方法包括基于PowerPC处理器的计算模块的主要硬件设计思路和软件实现过程,通过采用PowerPC755处理器提高了计算机性能,具有高性能、低功耗、高灵活性的特点;经过实际应用验证,该方法效果良好。     

Hotspot-Limited Microprocessors: Direct Temperature and Power Distribution Measurements

An experimental technique is presented, which allows for spatially-resolved imaging of microprocessor power (SIMP). In a first step this method utilizes infrared (IR) thermal imaging, while the processor is effectively cooled using an IR-transparent heat sink. In the second step the underlying power distribution is derived by determining the temperature fields for each individual power source on the chip. The measured chip temperature distribution is represented as a superposition of these temperature fields. The SIMP data reveals significant temporal and spatial variations of the microprocessor power/temperature distribution, which can be attributed to the circuit layout as well as to the varying utilization levels across the processor while running full workloads. In this paper we have applied the SIMP method to the dual core PowerPCtrade970MP microprocessor to measure detailed temperature and power distributions under full operating conditions. In the first part of the paper the impact of power and temperature limitations of high performance CMOS chips is discussed in detail, where we distinguish between hotspot-limited (or temperature-limited) and power-limited chips. The discussion shows the importance of temperature and power distributions for chip floor planning, layout, design and architecture. Second, we present the experimental details of the SIMP method, which is applied to the dual core PowerPC970MP to directly measure the temperature and power fields as a function of workload and frequency. A pronounced movement of the hotspot location is observed. Finally, the hotspot of a competitive microprocessor is compared by measuring temperature efficiencies (temperature increase/performance) for the same workloads and cooling conditions     

基于MPC8280的智能串口模块设计

基于MPC8280的智能串口模块用于扩展CompactPCI计算机系统的串行通信接口。在模块设计中,通过使用HB6芯片,实现非透明PCI桥;通过外接收发电路,实现PowerPC微处理器自带的四路RS422接口。该智能模块具有单独处理能力,在基于CompactPCI总线的系统中既可作主模块又可作从模块。该模块已经投入使用,在使用过程中性能稳定。     

Experience in Validation of PowerPCTM Microprocessor Embedded Arrays

Design validation for embedded arrays remains as a challenging problem in today's microprocessor design environment. Although several methods for validating embedded arrays have been proposed, not much has been done to characterize the strengths and weaknesses of these methods. This paper provides a comprehensive study of various design validation approaches adopted at the Somerset PowerPC Design Center in the past, including methods from both formal verification and test generation. Effectiveness of these approaches will be measured based on automatic design error injection and simulation at both gate and transistor levels. Experience of using different validation approaches on recent PowerPC microprocessor arrays will be analyzed and discussed.     

三相无功电流的数字化检测变送与应用设计

介绍一种测量无功电流的数字化方法，对检测电路原理进行了深入探讨，详细介绍应用该方法设计的数字化三相无功电流远程检测网络系统的软硬件设计原理，并对减小测量误差及提高精度的措施进行了分析。检测终端采用微处理器内核，电路精度高，简单可靠。远程检测网络系统采用电流环型总线，便于计算机化集中控制与管理。     

Test Generation Based on High-Level Assertion Specification for PowerPCTM Microprocessor Embedded Arrays

Test and validation of embedded array blocks remains a major challenge in today's microprocessor design environment. The difficulty comes from twofold, the sizes of the arrays and the complexity of their timing and control. This paper describes a novel test generation methodology for test and validation of microprocessor embedded arrays. Unlike traditional ATPG methods, our test generation method is based upon the high-level assertion specification which is originally used for the purpose of formal verification. The superiority of these assertion tests over the traditional ATPG tests will be discussed and shown through various experiments on recent PowerPC microprocessor designs.