共查询到20条相似文献,搜索用时 265 毫秒
1.
采用可调谐有源电感复用结构,设计了一款用于3G TD-SCDMA和WLAN的2.4 GHz/5.2 GHz双频段低噪声放大器(DB-LNA)。2.4 GHz频段电路采用折叠共源共栅(FC)结构,5.2 GHz频段电路采用共栅(CG)结构。FC和CG结构均采用可调谐有源电感,通过调谐有源电感的等效阻抗,优化匹配到源阻抗。基于TSMC 0.18 μm CMOS工艺,实现了有源电感复用型DB-LNA。ADS仿真结果表明,频率为2.4 GHz时,S21=35 dB,NF=4.42~4.59 dB,IIP3=0 dBm,P-1dB=-14 dBm;频率为5.2 GHz时,S21=34 dB,NF=2.74~2.75 dB,IIP3=-5 dBm,P-1dB=-9 dBm。 相似文献
2.
采用TSMC 0.18 μm CMOS工艺库,设计并验证了一种应用于3.1~10.6 GHz频段的超宽带低噪声放大器。该放大器分为两级:采用跨导增强技术的共栅结构作为输入级,实现了输入阻抗匹配,提高了增益并降低了噪声;第二级是放大输出级,由两个共源放大管和源跟随器缓冲管构成,并采用两级电流复用配置将它们连接在一起,不但对信号进行了二次放大,降低了功耗,而且实现了输出匹配。仿真结果表明,在3.1~10.6 GHz频带范围内,放大器增益为14.8 dB,增益平坦度为SymbolqB@0.6 dB,噪声系数介于2.9~4.5 dB,输入和输出的回波损耗均优于-11 dB,1 dB压缩点为-20.8 dBm,在1.8 V电压下,静态功耗仅为8.99 mW。 相似文献
3.
基于0.5 μm InGaAs pHEMT工艺,设计了一款应用于“北斗二号”导航系统的共源共栅低噪声放大器,其工作频率为1 575.42 MHz。该设计采用具有源端电感负反馈的电路结构,实现良好的输入匹配和反向隔离性能。输出端采用T-型匹配,支持大功率信号传输。测试结果表明,该低噪声放大器的增益S21为17.9 dB,噪声系数NF为0.92 dB,输入反射系数S11和输出反射系数S22分别为-9.9 dB和-10.9 dB,在2.85 V电压下,功耗为22 mW,且芯片面积仅为0.46 mm2,满足北斗导航系统要求。 相似文献
4.
2.4G CMOS低噪声放大器设计 总被引:2,自引:0,他引:2
采用0.18微米CMOS工艺,设计了一种应用于蓝牙的低电压折叠共源共栅低噪声放大器.采用级间匹配结构,使信号正向传输最大化,从而降低了噪声,提高增益.电源电压为1V,在工作频率2.45GHz时仿真结果显示:噪声系数为1.087dB,增益为22.535db,输入回波损耗为-30.595db,输出回波损耗为-34.132db,一分贝压缩点为-11.746dBm,功耗为10mW,且此低噪声放大器在工作区域内无条件稳定. 相似文献
5.
提出了一种基于共源共栅及电阻并联反馈结构的超宽带低噪声放大器(LNA)。在3~10 GHz的工作频段范围内,采用电阻并联反馈和π型匹配网络结构,实现宽带输入匹配,并有效减小整个电路的噪声系数。利用共源共栅输出漏极的并联峰化技术,实现平坦的高频增益及噪声的有效抑制。采用源极电感(Ls)负反馈及晶体管M3构成的源极跟随器,提高电路的线性度和输出匹配。基于TSMC 0.18 μm RFCMOS工艺库,采用Cadence Spectre RF,对LNA原理图和版图进行仿真。仿真结果显示,该LNA的S11和S22均小于-10 dB,S12小于-32 dB,S21为11.38±0.36 dB,噪声系数为3.37±0.2 dB,P1dB和IIP3分别为-9.41 dBm和-2.7 dBm。设计的LNA在带宽内具有良好的输入输出匹配、较好的反向隔离度及线性度、高且平坦的增益和低且平坦的噪声系数。 相似文献
6.
设计了一款应用于4G(TD-LTE)的可变增益低噪声放大器(VGLNA)。输入级采用共栅极跨导增强结构,实现了电路的输入阻抗匹配,并且加入共栅极噪声抵消电路,降低了电路的噪声系数;第2级采用改进型电流舵结构,实现了电路的增益大范围连续可变;输出级采用源跟随器,实现了良好的输出阻抗匹配。基于TSMC 0.18 μm CMOS工艺,利用安捷伦射频集成电路设计工具ADS2009进行仿真验证。结果表明:在1.88~2.65 GHz频段内,该LNA在2.7~39.3 dB增益范围内连续可变,且输入端口反射系数S11小于-10 dB,输出端口反射系数S22小于-20 dB,最小噪声系数NF为2.6 dB,最大3阶交调点IIP3达到2.7 dBm。 相似文献
7.
采用中国电子科技集团公司第十三研究所的GaAs PHEMT低噪声工艺,设计了一款2~4 GHz微波单片集成电路低噪声放大器(MMIC LNA)。该低噪声放大器采用两级级联的电路结构,第一级折中考虑了低噪声放大器的最佳噪声和最大增益,采用源极串联负反馈和输入匹配电路,实现噪声匹配和输入匹配。第二级采用串联、并联负反馈,提高电路的增益平坦度和稳定性。每一级采用自偏电路设计,实现单电源供电。MMIC芯片测试结果为:工作频率为2~4 GHz,噪声系数小于1.0 dB,增益大于27.5 dB,1 dB压缩点输出功率大于18 dBm,输入、输出回波损耗小于-10 dB,芯片面积为2.2 mm×1.2 mm。 相似文献
8.
基于砷化镓(GaAs)赝晶型高电子迁移率晶体管(PHEMT)工艺,研制了一款25~45 GHz宽带单片微波集成电路(MMIC)低噪声放大器。该放大器采用三级级联的双电源结构,前两级在确保良好的输入回波损耗的同时优化了放大器的噪声;末级采用最大增益的匹配方式,保证了良好的增益平坦度、输出端口回波损耗以及输出功率。此外还对源电感和宽带匹配都进行了优化,实现了低噪声下的宽带输出。在片测试表明,在栅、漏偏置电压分别为-0.38 V和3 V,电流为60 mA的工作条件下,该放大器在25~45 GHz频带内噪声系数小于2 dB,增益为(22±1.5) dB,输入、输出电压驻波比典型值为2:1,1 dB增益压缩输出功率(P-1 dB)典型值为10 dBm。该低噪声放大器可以用于宽带毫米波收发系统。 相似文献
9.
基于Tower Jazz 0.13 μm SOI CMOS工艺,提出了一种应用于无线局域网的2.4/5.5 GHz双频段低噪声放大器(LNA)。该双频段LNA基于带源极电感的共源共栅结构,在放大管栅极与共源共栅管漏极之间增加负反馈电容,以改善5.5 GHz频段的阻抗匹配。工作频段的切换通过开关控制的电感电容匹配网络实现。SOI射频开关通过增加MOS管尺寸来减小导通时的插入损耗,并且保持较低的关断电容,使开关的引入对LNA性能的影响最小化。Cadence后仿真结果表明,在2.4 GHz频段范围内,S21为10.3~10.7 dB,NF为2.1 ~2.2 dB,IIP3为5 dBm;在5.5 GHz频段范围内,S21为9.7 ~11.8 dB,NF为2.4~2.9 dB,IIP3为14 dBm。 相似文献
10.
采用标准0.18 μm CMOS工艺,设计了一种应用于UHF RFID接收机的双模低噪声放大器,用以满足侦听模式和阅读模式对接收机的不同需求。该低噪声放大器通过一种开关可控双模偏置电路,使其在高增益与高线性度两种模式间进行自由切换;运用复制型偏置技术,抑制了PVT变化对电路的影响;采用共模反馈技术和交叉耦合电容技术,改善了电路的线性度和噪声性能。仿真结果表明,在PVT变化的情况下,高增益模式时,放大器的增益(S21)达到11 dB,输入匹配(S11)为-16.1 dB,噪声系数(NF)为2.75 dB,P1dB为-11.2 dBm;高线性度模式时,增益(S21)达到4.2 dB,输入匹配(S11)为-16.9 dB,噪声系数(NF)为3.52 dB,P1dB为0.35 dBm。 相似文献
11.
对硅双极晶体管低频噪声的本征与非本征两种分量进行了系统的理论分析,并研究了各自的温度特性,在此基础上,设计并研制出一种多晶硅发射极低温低频低噪声晶体管,其等效输入噪声电压。 相似文献
12.
建立了低温双极晶体管的低频噪声模型,对低温、低频双极晶体管的噪声进行了分析,并给出了噪声电压随工作温度、工作电流以及频率的三维变化曲线,指出了双极晶体管获得最小噪声的最佳工作温度和最佳工作电流。通过对低温双极晶体管的CAT噪声测试,证明了我们的噪声分析结果。 相似文献
13.
通过PSPICE5.0的模型参数提取工具PARTS软件,提取并确定了低温低频低噪声双极晶体管的器件模型参数,利用PSPICE5.0对低温红外前置放大器进行了计算机辅助设计和优化,成功地对双极模拟电路进行了温度为120K(—153℃)的多种模拟分析。采用MCM技术制作出了混合集成低温红外前置放大器,实际电路的CAT测试结果与计算机辅助设计结果相吻合。 相似文献
14.
15.
基于0.13 μm CMOS工艺,实现了一种适用于超宽带EOC-Tuner频率合成器的低功耗可编程电荷泵。通过延迟调节单元基本消除了电荷泵控制信号的延迟失配,采用辅助管降低电荷共享的影响,采用误差放大器实现电流精确匹配。后仿结果表明,电荷泵的标准电流为10~160 μA,电流变化步长为10 μA;当输出电流为160 μA时,电流失配低于0.6%,基本消除了电流失配;在0.3~1.2 V输出电压范围内,电流波动为6.4%,避免了沟道长度调制效应的不良影响;延迟失配和电荷共享导致的电流过冲低于20%;当锁相环环路锁定且电源电压为1.5 V时,电荷泵和鉴频鉴相器仅消耗电流197 μA。流片测试结果表明,锁相环输出信号频率为675 MHz时,电荷泵产生的参考杂散约为-64.81 dBc。 相似文献
16.
基于0.35μm CMOS工艺,设计一种不带电阻的低功耗基准电压源,该基准源工作电压范围1.2 V~3.6 V.在3.6 V和室温时测量最大的电源电流为130 nA.在-20℃~100℃温度范围内,该基准电压温度系数为7.5×10-6/℃.在1.2 V~3.6 V电源电压范围内,线灵敏度为40×10-6/V,且在100 Hz时电源抑制比为-50 dB.该基准电压源适合在一些例如移动设备、植入式医疗设备和智能传感器网络等节能集成电路上应用. 相似文献
17.
18.
对双极晶体管的低温物理模型和低频噪声模型进行了研究,认为低温下硅双极晶体管电流增益下降的主要原因是低温下非理想基极电流的增加。同时指出,低温下硅双极晶体管1/f噪声的增大,是由于低温下电流增益的减小和载流子在体内和表面的复合增加。通过优化设计,做出了一种低温、低频、低噪声硅双极晶体管。测试表明,在室温(300K)下,电流增益、低频转折频率、1kHz点的噪声电压分别为β≥800,f_L≤30Hz,En(1kHz)≤1.5nV/ ;低温(77K)下,电流增益、低频转折频率、1kHz点的噪声电压分别为β≥30,f_L≤300Hz,En(1kHz)≤1.2nV/。 相似文献
19.
传统LVDS驱动器由于电源不稳定、驱动器与传输线之间阻抗不匹配等不良因素的影响,输出波形会出现抖动,质量下降.在传统LVDS驱动器的基础上,设计了一种新颖的LVDS驱动电路.该电路采用预驱动技术,控制输出电压的翻转和减少总输入电容,输出波形较为平滑.采用0.18μm工艺对电路进行仿真.结果显示,电路输出波形摆幅为0.345 V,输出共模电压为1.17V,总输入电容为72 fF. 相似文献
20.
基于UMC40nm工艺,设计了一种为数字电路供电的LDO线性稳压器,输出电压为1.1V.该电路工作在大负载电流和小负载电流两种模式下.对LDO的基本原理进行了分析,详述了关键电路的设计,最后通过cadence spectre仿真验证了设计的可行性.低功耗模式下,静态电流可以低至3.75uA.全负 、载范围内,增益可达6... 相似文献