测试与测量

CADENCE扩展测试以及成品率诊断技术先导；NI推出双核PXI嵌入式控制器PXI-8105。     

CADENCE混合信号/MEMS协同设计技术

随着汽车与消费电子越来越多的使用微机电系统（MEMS）,工程师需要一个强大的使用系统级芯片技术（SoC）和系统级封装（SiP）技术的MEMS与混合信号协同设计流程,这样在MEMS设计子流程和传统的混合信号子流程之间就需要一个清晰的接口。Cadence VCAD Services已经开发了一种技术用于应对MEMS技术（面向SoC与SiP应用）的特殊需要,这种技术叫做SIMPLI。     

安捷伦测试技术的覆盖与扩展

安捷伦科技在日前举行的Nepcon上推出了覆盖扩展技术（Cover-Extend）和新的AOI平台sj5000。作为边界扫描（Bscan）和VTEP无矢量测试混合的覆盖扩展技术,解决了如今物理测试点受限接入的难题;而sj5OOO因具回流焊后、回流焊前和2D焊膏检测能力,从而覆盖了SMT所有生产和检验领域的AOI需求。     

利用BIST技术测试并诊断嵌入式存储器

目前,绝大多数集成电路(IC)都设计有嵌入式存储器,IC的复杂化要求对它进行比传统的合格/不合格更深入一步的测试。随着IC几何尺寸日益浓缩,在制作工艺中应实现诊断测试和内置自修复(BISR)等新技术。在片上系统中,嵌入式存储器是最密集的器件,约占总面积的90％;它也是对工艺中的缺陷最敏感的器件,在片上系统内对它进行充分的测试是十分必要的。     

探讨SOC的测试技术

1 系统芯片随着半导体科技的进步和市场需求的不断推动,我们已经可以把越来越多的线路或者功能模块同时设计在一颗芯片中,构成了一块系统芯片（SOC）。     

NI扩展针对机器诊断应用的声音与振动测试产品

美国国家仪器有限公司（National Instruments,简称NI）近日推出可应用于噪音、振动和平顺性（NVH）测试、机器状态监测与音频测试应用的新版分析与信号处理工具——Ⅻ声音和振动测量套件7．0。它结合NILabVIEWVI扩展了分析功能,能够有效地对音质进行测试,帮助工程师们快速搭建系统,测试声音质量。此外,NI推出了NIUSB-4432,它是一款便携式的总线供电驱动的动态信号采集模块,可应用于高精度的声音与振动测试。     

一种电路板网络化诊断测试的可测性设计方法

提出并实现了一种电路板网络化诊断测试的可测性设计方法.按照此方法设计的电路板,除了能够实现上电自检,还可以借助无线或有线网络由异地PC(个人电脑)机等远地终端来启动电路板测试、控制测试过程、查看测试流程、获得测试结果以及更新/升级测试程序,对电路板进行全面的诊断测试.为电路板的高质量测试提供了一条实用、有效的技术途径.     

混合总线测试系统设计中网络技术的应用

在装备试验测试设备中,由于应用单总线测试平台对设备性能的提高难以实现,并且具有复杂的软硬件结构,所以需要采用建立在网络技术上的混合总线测试系统。本文内容主要涉及到系统组成和原理、设计中关键性技术问题和设计思路探讨、系统软件和硬件设计。     

针对802．11ac WLAN以及低耗电蓝牙技术的测试方案

针对802．11ac WLAN以及低耗电蓝牙技术测试的方案集成了NIWLAN测量套件,基于FPGA的NIPXIe-5644R矢量信号收发仪（VST）以及NILabVIEw,可以帮助搭建高性能、基于软件设计的测试系统。     

ITRI使用Cadence技术实现3D-IC芯片成功流片

CadenceDesign设计系统公司日前宣布其全套3D-IC技术与流程已为中国台湾工业技术研究院（ITRI）所采用，用于开发一款3D-IC芯片。Cadence与ITRI的工程师合作，使用综合的Cadence3D-IC流程实现、分析与验证测试芯片--硅穿孔（TSv）的宽I／O存储器堆叠。这种多个Ic被堆到单个封装里的3D-IC法，对于满足高级电子产品的尺寸、成本、功耗与性能要求变得越来越重要。     

高端CPU／SoC测试迈上新台阶——恩浦科技与北京微电子技术研究所战略合作

恩浦科技有限公司(NPTest)和北京微电子技术研究所宣布双方建立高端CPU／SOC测试战略合工作伙伴关系。恩浦科技有限公司的EXA3000超大规模集成电路测试系统在北京微电子技术研究所举办的国际招标中赢得中标，并于日前安装调试成功。双方决定以此平台为基础建立战略合作关系，共同为国内外CPU／SOC设计公司及生产商提供国际标准的测试服务。     

基于柔性测试技术的位置传感器标定与检测系统平台的设计

本系统是一套基于柔性测试技术理念开发的平台式位置传感器标定与检测系统,能够完成对多种位置传感器进行标定与检测.     

基于边界扫描技术的Flash测试技术研究

提出了一种片内存储器的可测性设计方法.在详细分析了边界扫描技术的结构,功能与控制原理的基础上:设计了一种存储器测试接口.该接口符合JTAG标准(IEEE 1149.1标准),其中包含了标准的指令寄存器设计,用来控制访问不同的扫描链.在权衡了测试效率和芯片面积的基础上,提出了一种在线测试器电路的设计方法.实验表明,该测试电路可以以小的面积开销而节省大量测试时间.