多晶硅薄膜晶体管kink效应的建模

从kink效应产生的物理机理出发,介绍了目前国内外研究多晶硅薄膜晶体管kink电流所采用的两种主要方法.一种是基于面电荷的方法,另一种是基于求雪崩倍增因子的方法.kink效应具体表现为器件在饱和区跨导和漏电流的显著增加.在数字电路中,kink效应会引起功耗的增加和开关特性的退化;而在模拟电路中,kink效应将降低最大增益和共模抑制比.因此,多晶硅薄膜晶体管kink效应的研究对液晶显示的发展具有重大意义.     

多晶硅TFT有源层晶粒间界的研究

由于多晶硅薄膜晶粒间界存在大量的悬挂键与缺陷，形成带隙能态，从而导致在有源层中形成载流子陷阱和杂质分凝，本文从微观方面解释悬挂键形成带隙能态的原因极其影响，并给出降低带隙密度的方法-氢化。     

多晶硅薄膜晶体管Kink效应研究与建模

多晶硅薄膜晶体管(P-Si TFTs)技术在SOP(system on panel)显示应用中发挥着越来越重要的作用.随着尺寸的不断缩小,P-si TFT 的Kink效应越来越明显,对有源液晶显示矩阵和驱动电路的性能影响很大.对发生Kink效应的物理机制、二雏数值仿真及其一维解析模型进行了分析,讨论了晶粒边界、沟道长度与Kink效应的关系,提出建立适合电路仿真的一维解析模型的关键与展望.     

多晶硅间粒间界的线性陷阱模型

采用深能级瞬态谱仪（ＤＬＴＳ）测试多晶硅ｎ＾＋ｐ二极管势垒区深能级谱。利用ＤＬＴＳ实验结果，对Ｇ．Ｂａｃｃａｒｉｎａ等提出的均匀陷阱模型进行修正，提出多晶硅晶粒间界的线性陷阱模型，运用该修正模型，可采用迭代法求得多晶硅电学参数－势垒高度Ｅｂ、电导率激活能Ｅａ与多晶硅掺杂浓度Ｎｃ间关系。计算结果表明，多晶硅晶粒间界的线性陷阱模型具有理论合理性。     

多晶硅薄膜晶体管泄漏区带间隧穿电流的建模

讨论了带间隧穿(BBT)效应在多晶硅薄膜晶体管所有的泄漏机制中占主导地位的条件因素,说明了在高场或低温情况下,泄漏电流主要来自带间隧穿.考虑了BBT的两个产生区域--栅漏交叠处和靠近漏端的PN结耗尽区,分析了陷阱态密度以及掺杂浓度对BBT电流的影响,最后提出了一个适用于多晶硅薄膜晶体管泄漏区的带间隧穿电流模型.     

基于物理并适用于电路仿真的多晶硅薄膜晶体管薄层电荷模型

本文利用薄层电荷理论,建立了一个基于表面势的、物理的多晶硅薄膜晶体管(Polysilicon Thin-Film Transistors,poly-Si TFTs)的电流模型,且该模型适用于电路仿真.推导了 poly-Si TFTs 表面势的近似解法,该求解法非迭代的计算大大地提高了计算效率,且精确度高并得到实验验证.基于物理的迁移率方程考虑了晶界势垒高度,和由于声子散射与表面粗糙散射引起的迁移率退化.基于 Brews 的薄层电荷模型和上述非迭代计算表面势,本电流模型同时考虑了漏致势垒降低(DIBL)效应、kink 效应和沟道长度调制效应.对不同沟长的器件实验数据比较发现,提出的模型在很广的工作电压内与实验数据符合得非常好.同时本模型的所有方程都具有解析形式,电流方程光滑连续,适用于电路仿真器如 SPICE.     

多晶硅晶粒间界的线性陷阱模型

采用深能级瞬态谱仪（ＤＬＴＳ）测试多晶硅ｎ＋ｐ二极管势垒区深能级谱。利用ＤＬＴＳ实验结果，对Ｇ．Ｂａｃｃａｒｉｎａ等提出的均匀陷阱模型进行修正，提出多晶硅晶粒间界的线性陷阱模型。运用该修正模型，可采用迭代法求得多晶硅电学参数──势垒高度Ｅｂ、电导率激活能Ｅａ与多晶硅掺杂浓度Ｎｃ间关系。计算结果表明，多晶硅晶粒间界的线性陷阱模型具有理论合理性。     

多晶硅超薄沟道薄膜晶体管研制

提出了一种新结构的低温多晶硅薄膜晶体管(poly-Si TFT).该poly-Si TFT由一超薄的沟道区和厚的源漏区组成.超薄沟道区可有效降低沟道内陷阱密度,而厚源漏区能保证良好的源漏接触和低的寄生电阻.沟道区和源漏区通过一低掺杂的交叠区相连接.该交叠区使得在较高偏置时,靠近漏端的沟道区电力线能充分发散,导致电场峰值显著降低.模拟结果显示该TFT漏电场峰值仅是常规TFT的一半.实验结果表明该TFT能获得好的电流饱和特性和高的击穿电压.而且,与常规器件相比,该TFT的通态电流增加了两倍,而最小关态电流减少了3.5倍     

多晶硅超薄沟道薄膜晶体管研制

提出了一种新结构的低温多晶硅薄膜晶体管 ( poly- Si TFT) .该 poly- Si TFT由一超薄的沟道区和厚的源漏区组成 .超薄沟道区可有效降低沟道内陷阱密度 ,而厚源漏区能保证良好的源漏接触和低的寄生电阻 .沟道区和源漏区通过一低掺杂的交叠区相连接 .该交叠区使得在较高偏置时 ,靠近漏端的沟道区电力线能充分发散 ,导致电场峰值显著降低 .模拟结果显示该TFT漏电场峰值仅是常规 TFT的一半 .实验结果表明该 TFT能获得好的电流饱和特性和高的击穿电压 .而且 ,与常规器件相比 ,该 TFT的通态电流增加了两倍 ,而最小关态电流减少了3.5倍 .     

Halo LDD结构多晶硅薄膜晶体管的模拟研究

提出了多晶硅薄膜晶体管的一种Halo LDD新结构,这种结构是在基于LDD结构的基础上,在沟道靠近源、漏端引入高掺杂的Halo区.并利用工艺和器件模拟软件对该Halo LDD P-Si TFT的电学特性进行了分析,并将其与常规结构、LDD结构和Halo结构进行了比较.发现Halo LDD结构的P-si TFT能有效地降低泄漏电流、抑制阈值电压漂移和Kink效应;减少因尺寸减小后所带来的一系列问题.     

多晶硅发射区中的少数载流子注入理论

本文提出了一种新的多晶硅发射区少数载流子注入理论.考虑了晶粒间界厚度和其中的少数载流子复合,假设晶粒间界和晶粒具有不同的少数载流子迁移率和寿命.引入少数载流子迁移率和寿命随多晶硅厚度变化的函数,通过求解与单晶硅少数载流子注入形式上完全相同的连续性方程,不仅得到了前人关于晶粒间界对少数载流子具有阻碍和复合双重作用的结论,而且成功地区分了不同晶粒间界对降低注入饱和少数载流子电流贡献的大小.其中,第一个晶粒间界能够最有效地减少注入饱和少数载流子电流.与此同时,本文还得到了能够降低注入饱和少子电流百分之十以上的有效晶粒间界个数与晶粒/晶粒间界界面态密度和晶粒大小之间的关系.     

Dual-Voltage Single-Rail Dynamic DPA-Resistant Logic Based on Charge Sharing Mechanism

Differential power analysis (DPA) has become a major system security concern.To achieve high levels of security with low power and die area costs,a novel Dual-voltage single-rail dynamic logic (DSDL) design is proposed.The proposed scheme can reduce power dissipation and obtain extremely well-balanced power consumption.The charge sharing mechanism is used for voltage transfer in the internal nodes during the evaluation of the design.Dual power supply voltages are used with positive feedback to speed up the evaluation process.A 4-bit micro Substitution box (SBOX) of the Advanced encryption standard (AES) algorithm has been implemented to verify the security of the proposed logic design.The experimental results proved the security and the efficiency of the proposed DSDL,which can reduce power dissipation by up to 20％ and occupies at most 83％ of the silicon area when compared with previous state-of-the-art countermeasures.     

多晶硅吸杂效能的研究

用透射电镜（ＴＥＭ）、扫描电镜（ＳＥＭ）和光学显微镜研究了淀积在单晶衬底上的多晶硅层的吸杂能力。研究显示多晶硅还存在两种吸杂的效能：一是能增强内吸杂；二是即使多晶硅在工艺流程中耗尽，在衬底中产生的层错和位错会继续起着吸杂作用。     

A Capacitor Voltage Clamped Dual Half-Bridge Series-Resonant Inverter for Home Cooking Applications

An induction heating appliance used for cooking includes more than one inductor, each being controlled by a separate inverter system. The main aim of this paper is to control each coil separately at a different frequency and power output by using the same inverter system. A working coil of two parts has been designed practically and a computer simulation has been carried out, using practical coil parameters. Each part of the coil has been operated at a different frequency and power output, which allows the use of vessels of two different diameters while obtaining a high coupling factor for both conditions. This also increases the efficiency of the system and improves power quality. The proposed topology can be applied to induction hotplates made up of several inductors in which the power and frequency must be separately regulated.     

130 nm NMOS器件的单粒子辐射电荷共享效应

研究了同一p阱内两个130nm NMOS器件在受到重离子辐射后产生的电荷共享效应。使用TCAD仿真构造并校准了130nm NMOS管。研究了在有无p+保护环结构及不同器件间距下,处于截止态的NMOS晶体管之间的电荷共享,给出了电荷共享效应与SET脉冲电流产生的机理。同时分析了NMOS晶体管中的寄生双极管效应对反偏漏体结电荷收集的加剧作用。仿真结果表明,p+保护环可以有效地减小NMOS器件间的电荷共享,加速SET脉冲电流的泄放,证实了p+保护环对器件抗单粒子辐射的有效性,从而给出了该方法在抗单粒子辐射器件版图设计中的可行性。     

MOSFET和Poly-Si TFTs参数提取策略的研究

随着半导体制造技术的不断改善和工艺的不断升级,精确的模型参数对于代工厂和设计者尤为重要.而参数提取策略的选择是整个参数提取过程中的关键步骤.该研究以伯克利大学开发的SPICE Level-3 MOSFET和多晶硅薄膜晶体管模型为研究对象,以包括了短沟效应、窄沟效应、漏致势垒降低效应的MOSFET阈值电压方程和多晶硅薄膜晶体管统一漏电流方程作为研究出发点,然后分别讨论了模型中几个主要参数的提取方法,最后给出了参数提取的流程图.     

多晶硅真空区熔提纯技术研究

对真空单晶用多晶硅真空区熔提纯技术进行了分析,通过理论实践相结合,对真空区熔提纯过程中的提纯速率、熔区长度、提纯次数以及其它工艺参数进行了分析,制定了获得目标电阻率、型号、直径的有效区熔提纯工艺。     

用于微波电路的单层片式晶界层电容器

研究了施主掺杂还原气氛烧结的SrTiO3基半导体瓷的组成与性能关系.通过等效电路分析,XRD、SEM显微结构观察,探讨晶界效应及其特性对瓷料性能作用的机理,从而制成介电系数可调(10000～50000),电容量变化率低(≤±4.7%～≤±22%),使用温域宽(-55℃～ 125℃)的单层片式晶界层电容器瓷片.通过在瓷片上溅射和电镀方法制作电极,并以光刻腐蚀,精密加工成通用型、表面贴装型、多电极型和阵列型的单层片式电容器,用于微波电路.     

Charge sheet model of a polysilicon thin-film transistor

A simple analytical model for the current–voltage characteristics of a poly-Si thin-film transistor (TFT) using charge sheet analysis has been developed. An effective doping due to the presence of trap levels at grain boundaries and the effect of diffusion current is considered. The model also takes into account the charge sharing factor, necessary to explain the characteristics of a short channel device. The results so obtained for both long- and short-channel lengths were compared with the experimental data and good agreement was found. The transconductance and the drain conductance were also evaluated.