北桥设计中的总线周期精确事务级建模

总线周期精确事务级建模能解决系统设计中的仿真精度和速度之间的矛盾。以北桥中的总线设计为背景,采用SystemC中接口方法调用的原理,实现了对Wishbone总线的周期精确事物级建模,并给出了具体的实现方法和测试方法,具有一定的通用性。     

基于SystemC的SoC系统级设计方法

随着嵌入式系统的发展,片上系统（SoC）设计已经成为集成电路设计的发展方向。SoC设计的复杂性对集成电路设计的各个层次,特别是对系统级芯片设计层次带来了新挑战。SystemC是一种完全基于C＋＋的系统级建模语言,它同时支持RTL级、行为级和系统级描述。本文介绍了SystemC的特点和系统设计环境,有利于进行SoC系统级设计,并阐述了一种基于SystemC的系统级设计方法。     

符合EHCI的USB2.0主机控制器IP核设计与实现

介绍了一种基于USB2.0协议,选用Wishbone总线接口的主机端控制器IP核的设计与实现.该设计以EHCI作为软硬件接口划分,支持高速(480 Mb/s)的数据传输,实现了DMA的自主控制、事务的动态调度以及数据跨时钟域的合理开销,达到减少SoC平台处理器的I/O负荷、提高传输效率与系统性能的设计目标;USBIP核的设计与系统软件开发同步进行,有效地验证了硬件功能,最终经FPGA平台与ASIC实现测试达到协议标准,可作为一个通用IP核系统集成.     

基于SystemC的总线模拟模型研究与实现

该文探讨了一种基于SystemC的总线模拟模型构建方法,建立了一个基于接口方法调用机制的总线模拟模型,该模型作为片上系统的片上总线行为级模拟模型,已达到了总线的功能要求,设有多种设备类型接口,具有良好的设备可扩充性.     

三种SoC片上总线的分析与比较

随着以IP核复用为基础的SoC设计技术的发展,工业界及研究组织正积极从事相关IP互联标准方案的制定工作。本文介绍了目前SoC设计中常用的三种片上总线标准,即IBM公司的CoreConnect总线、ARM公司的AMBA总线和OCP—IP组织的OCP总线,重点分析和比较了它们的特性,并针对它们不同的特点,阐述其合适的应用领域。     

基于扩展有限状态机和断言的总线接口协议测试平台

在SoC设计流程中，传统的仿真验证方法存在可观察及可控制性较差、自动化水平低等缺陷．为此，提出了一种基于扩展有限状态机（EFSM）和断言的SoC接口协议测试平台，该平台是一种自反馈测试平台，它不仅可以自动产生大量符合协议规范的测试激励矢量，而且可以通过对断言统计信息的反馈提供多种偏置选择，从而进一步提高验证的自动化水平．将该平台用于对视频后处理芯片中Wishbone总线接口协议的功能验证当中，验证结果表明，该平台可以缩短仿真验证时间大约55％～65％左右，有效地提高了验证的效率和质量．     

SoC自动化验证方法的研究与实现

为解决SoC(System-on-Chip)验证覆盖率和工作量问题,基于可重用思想、采用事务验证模型、随机激励生成的方法,建立了一个层次化的具有自主知识产权的自动化功能验证系统（LSAVS：LiShan Automatic Verification System）。采用该验证系统后,SoC验证工程师开发测试向量的工作量由使用传统验证方法的60％降低到10%,同时保证了功能验证100%的覆盖率,达到快速高覆盖率的验证目的。     

自保持接口在模拟芯核虚数字化测试中的优化

数模混合片上系统(SoC)正逐步成为片上系统的主导,而其中模拟芯核的测试问题是研究的难点之一。利用自保持模拟测试接口(SHATI)可以实现模拟芯核对外接口虚数字化,对其进行并行测试。该文对自保持模拟测试接口进行了面积优化,以减少片上DFT(design for test)面积开销,并利用Hspice仿真实验验证了面积改进的可行性。同时,针对并行测试的测试激励调度问题,该文给出了测试时序设计的优化算法,并通过实际示例验证了算法的可行性。     

Verilog HDL与SystemC的语法等效性

针对电子系统设计中使用不同语言制约设计效率的问题,研究了SystemC2.0与VerilogHDL的语法在基本语法结构、时间模型、等待和事件模型、调度模型等方面的等效性,得出如下结论:对于门级以上级别的描述,所有的VerilogHDL的描述总可以在SystemC中找到对应描述;开发EDA设计工具,实现从VerilogHDL描述的知识产权自动转换到SystemC描述是可行的.     

面向总线系统的高层次结构化激励生成算法

为了应对大规模设计中逻辑信号级输入激励空间爆炸的问题,针对总线系统提出了一种高层次结构化激励生成算法和相应的功能覆盖率模型.首先将总线系统抽象成通用有向二分图模型,然后建立相应激励的高层次数学模型,由此提出一种通用的层次化输入激励空间等价类划分算法和对应的高层次功能覆盖率模型,最后基于树的搜索提出了2种结构化激励生成算法.上述方案成功应用于IME-Diamond SoC的总线系统的功能验证中,实际结果表明,相比代码覆盖率,高层次功能覆盖率模型的揭示功能Bug能力更强,而且相对于传统的随机生成,结构化的激励生成能够将覆盖率收敛所需的激励数减少96%.     

基于SystemC的罩式炉退火车间离散事件仿真模型

罩式炉退火车间的调度过程是一个典型的多机、多阶段、多约束、有重入的流水车间并行作业调度问题,难于解析建模.考虑SystemC解决大规模集成电路硬件建模问题的优势,分析退火工艺流程,采用平台映射的思想将罩式炉退火车间生产过程映射到SystemC上进行描述,结合离散事件仿真技术建立了基于SystemC的罩式炉退火车间离散事件仿真模型.该模型能快速有效地对退火过程任意初始状态进行模拟,实现方法容易、程序简洁、运行速度快、可读性强,为生产作业调度提供了决策支持.通过实例验证了基于SystemC的建模方法解决离散事件仿真问题的正确性和有效性.     

并行DSP系统软件调试器设计与实现

针对数字信号处理器(DSP)构成的专用并行处理系统的软件调试存在较多困难这一问题,提出了系统级调试的概念,在层次化总线硬件架构模型的基础上,讨论了系统软件调试的基本方法和任务,并采取层次化数据结构、静态符号表自动生成、可扩展底层接口等关键技术实现了一种专用多DSP系统调试工具.分析表明,此调试工具大大减轻了实时信号处理软件的调试工作量.     

独立微网电能市场区间报价报量交互式交易优化

针对大规模分布式参与者如何在有限交易水平下，自由灵活参与微网电能市场交易的问题，提出建立上、下层分布式交易的微网市场优化模型.其中，上层为参与者效能最大化，下层为微网社会经济效益最大化，并采用交替方向乘子法分层交互迭代求解.实例分析结果表明，所提出的模型可充分协调优化参与者效能和市场社会经济效益，提高微网可再生能源消纳、参与者效能和社会福利.     

基于FPGA的LED点阵系统控制器的设计与分析

设计了一种基于FPGA器件以FSM方式实现的LED点阵系统控制器模型.该控制器的主要控制逻辑都集中在一个FPCA器件中,控制器的I/O端口可以直接与驱动电路的输入接口相连.控制器与PC监控中心可以用RS-485或以太网口总线形式进行数据传输,通过仿真及下载验证该控制器具有硬件简洁、扩展方便、可靠性高等优点.     

FineBus:一种提供QoS保证的SoC通信体系结构

现有System-on-Ch ip通信体系结构中,同一个主设备发出的不同性质的通信流得到的服务质量是相同的,这导致整个系统的带宽和时延性能的下降,总线设备在仲裁中的优先权缺少分配算法。该文提出了一种新的提供服务质量(Q oS)保证的片上系统(SoC)通信体系结构——F ineBus,它能够提供带宽和时延的精细控制。为此将通信流按其服务质量要求划分为不同的端口,并提出了“按需分配”算法为每个端口分配一个Q oS的度量。通过结构和算法的创新,对通信流的服务质量进行细粒度控制。实验结果表明,此通信体系结构比现有结构能更好地适应多变的通信流服务质量要求。     

基于ISA总线的微机接口板的研究与设计实例

本文讨论了ISA总线、IO端口地址和存储器空间分配,详细介绍了在ISA总线基础上设计用户接口板的方法,同时给出了两个具体的例子.     

Cache Coherency Design in Pentium Ⅲ SMP System

This paper analyzes cache coherency mechanism from the view of system. It firstly discusses caehe-memory hierarchy of Pentium Ⅲ SMP system, including memory area distribution, cache attributes control and bus transaction. Secondly it analyzes hardware snoopy mechanism of P6 bus and MESI state transitions adopted by Pentium Ⅲ. Based on these, it focuses on how muhiprocessors and the P6 bus cooperate to ensure cache coherency of the whole system, and gives the key of cache coherency design.     

SystemC的扩展及其在性能分析中的应用研究

在嵌入式系统的系统级建模和性能分析过程中，经常需要定量地分析和评估系统的平均延时、CPU占用率等性能指标。本文基于SystemC语言，针对嵌入式系统设计了一套性能分析评估的库函数，用于统计性能参数样本、计算期望值和置信区间，同时在性能指标满足要求的精度时终止仿真。并详细阐述了性能分析库函数的设计方法。以语音识别系统为例，设计了一个虚拟仿真平台，并使用该性能分析库函数进行性能分析，仿真结果表明，设计的库函数适用于嵌入式语音识别系统的性能分析，在一定程度上对SystemC的类库进行了扩展。     

数据驱动的制造系统快速建模技术

建模是制约复杂制造系统仿真快速实施的瓶颈,当前广泛实施的集成制造系统建模效率更是有待提高。针对该问题,从数据驱动的角度展开研究,从数据模型、控制模型和自动化模型构建3个层次说明数据驱动的快速建模方法:1)面向集成制造系统,提出了以公共数据区为核心的统一数据结构和数据驱动机制;2)划分了车间、单元和设备3层次递阶控制结构,说明了它们对应的控制器机制及其对应的仿真控制规则;3)基于公共数据区,开发数据存取接口以及自动模型生成器,实现了数据驱动的自动模型生成。在eM-Plant仿真软件中通过二次开发实现了该模型,并以某企业多型号产品为例对模型进行了应用研究,验证了模型不仅具有快速构建的特点,而且具有很高的适应性,有推广应用价值。     

TMS320VC5402和TLC320AD50C的接口设计

介绍了音频模拟接口芯片TLC320AD50C的原理和使用注意事项，以及TMS320VC5402串行口的主要特点，并且详细分析了TMS320VC5402控制寄存器的配置和工作过程．从软件和硬件两个方面设计了一种简单、实用的DSPTLC320AD50C的接口电路．此方法中TLC320AD50C与McBSP串行口直接相连，不需要占用并行总线，避免了总线冲突．并且已经成功应用到语音处理系统中．