FPGA实现高速FIR滤波器设计

介绍一种FIR滤波器的FPGA实现方法，该方法以分布式算法为基本原理，详细设计了FPGA上查找表的划分、流水线结构的设计、采样及系统时序的控制等。并阐述了系统采样频率与主时钟以及系统资源消耗之间的关系。     

基于FPGA的高速FIR滤波器设计

FIR滤波器能够实现线性相位特性,可以做到无相位失真,而广泛应用于现代信号处理领域。运用FPGA可编程的特点,采用分布式算法,实现高速有限脉冲响应（FIR）滤波器。仿真结果和板级测试表明这种方法快速,消耗硬件资源少。     

基于遗传算法的FIR数字滤波器优化

利用遗传算法可以实现寻优的特点,提出了基于遗传算法的FIR数字滤波器优化设计。该方法能有效的设计FIR数字滤波器,提高了设计的准确性。最后以设计低通滤波验证该方法的可行性。     

基于LabVIEW的FIR数字滤波器设计

介绍一种基于LabVIEW快速有效地设计常规FIR数字滤波器的方法，并给出了设计实例。因可以随时对比设计要求调整参数，故有利于滤波器设计的最优化。     

利用有符号DA算法实现FIR数字滤波器

文章针对如何利用有符号DA算法实现FIR滤波器进行了详细的介绍，主要讨论了有符号DA算法的原理和FIR滤波器的实现。并采用VHDL语言编程来实现算法中的查表和乘累加运算。     

基于LabVIEW平台的FIR数字滤波器设计

阐述了FIR数字滤波器的设计原理,提出了基于LabVIEW软件平台的数字滤波器的设计思想.介绍了虚拟数字滤波器系统的功能模块以及前面板和流程图的设计制作过程.     

基于窗函数的FIR数字滤波器设计

本文简要地阐述了FIR数字滤波器的原理,但传统的实现方式设计复杂,结果又不直观,针对上述这个现象,介绍了一种基于窗函数的FIR数字滤波器的设计方法,并应用实验数据进行了仿真验证。通过仿真数据说明,本文提出的设计不仅使得结果直观,更加提高了滤波器的设计精度,具有广泛地应用优势。     

基于分布式算法的数字滤波器设计

本文对基于分布式算法的FIR数字滤波器设计进行了研究.在完成了以FPGA和单片机为核心的硬件设计的基础上,将分布式FIR算法应用于FIR滤波器设计,实现了16阶FIR滤波器的设计和凋试,并对算法进行优化使其能够设计更高阶次的滤波器.南于FIR滤波器所具有的种种优点,在实际电路巾被广泛运用.本文将分布式算法引入到滤波器设计中,实现r高阶滤波器的设计.实验结果表明,所设计的硬件具有程序下载方便、便于扩展、通用性强等特点;分布式算法极大地减少了对FPGA资源的占用、有效提高了FPGA内部资源的利用率;滤波器性能指标满足设计要求.     

FIR数字滤波器应用分析探讨

数字滤波器是由数字乘法器、加法器和延时单元组成的一种装置。数字滤波器的功能是对输入离散信号的数字代码进行运算处理,以达到改变信号频谱的目的。现简单介绍了FIR数字滤波器的基本情况和功能,以及FIR分布式算法原理。     

基于FPGA的直接数字合成器的设计

介绍了直接数字合成器（DDS）的基本组成及工作原理,采用QUARTUS1I软件提供的模块和VHDL语言自行设计的寄存器,实现了现场可编程门阵列（FPGA）的相位累加器和波形存储表的设计。通过频谱分析研究了DDS的输出频谱,分析讨论了引起输出杂散的原因及改善杂散的方法。研究结果表明,该设计具有较高的实际应用价值。     

基于FPGA的Lucas-Kanade算法优化

在FPGA平台上实现基于光流法的视频运动目标跟踪系统,采用Lucas-Kanade算法进行光流场的计算,在图像预处理阶段提出使用三维高斯滤波代替传统二维高斯滤波,引入相邻像素点在时间轴方向的相关性,增强图像的滤波效果。在3D导数计算阶段提出在求导方向的正交面上进行平滑滤波,并采用匹配的导数和平滑参数,提高光流场计算精度。在FPGA平台上设计多级主流水线加子流水线结构,设计了四端口RAM进行图像缓存,优化了最小二乘矩阵单元和浮点数运算单元,实现了实时视频运动目标跟踪。     

基于FPGA技术的16位数字分频器的设计

在许多测试、测量电路的设计中,分频器的使用非常频繁.本文介绍一种基于FPGA技术的16位数字分频器的设计方法,该分频器能够对输入的信号在0～65535范围之间进行任意整数倍、等占空比的分频.该分频器具有设计简单、用途广泛、成本低的优点.     

用FPGA设计数字频率计

该数字频率计的设计仅利用硬件描述语言来完成对系统功能的描述,在EDA工具的帮助下就可以得到最后的设计结果。所以尽管目标系统是硬件,但整个设计和修改过程如同完成软件设计一样方便和高效。     

一种新型数字锁相环的设计

在传统锁相环74HCT297的基础上。提出一种非常适合于工业用的数字锁相环。使用FPGA内嵌入的数字锁相环74HCT297。并添加少量的数字电路来实现该锁相环的功能。最后给出仿真波形来验证该设计的合理性及有效性。现已应用于80khz／25kW高频感应加热上。     

基于FPGA的新型数字频率计的设计与仿真

基于测频原理及FPGA的设计思想,给出了一种新型数字测频系统的设计方案,系统采用VHDL语言,运用自顶向下的设计思想,采取将系统按功能逐层分割的层次化设计方法。在具体实现上,以FPGA为中央处理器对被测频率信号进行周期采样,通过调用QuartusⅡ的宏功能模块进行占空比计算,将所得占空比数值传输给128×64的液晶显示器,实现显示被测信号占空比数值和波形的设计优化目的。硬件测试仿真结果验证了数字测频系统的有效性和可行性。     

基于DSP和FPGA的地面自检系统设计

根据测井地面系统测试的需要,以高性能数字信号处理器TMS320F2812为核心,结合FPGA对命令和数据通道的编解码,实现了便携方便的地面自检系统。文中重点介绍了系统的硬件结构、软件流程。通过实际应用表明,本系统稳定可靠,可以方便地检测地面系统的性能。     

基于逻辑设计的高速CRC并行算法研究及其FPGA实现

循环冗余校验码作为一种检出概率高并且易于实现的检错码,被广泛应用于通信及测控领域。本文首先简要介绍了循环冗余校验的基本原理,然后从CRC串行实现的电路结构出发,通过严密的理论推导,得出了基于逻辑设计的高速CRC并行实现递推公式,可适用于并行处理位宽小于等于生成多项式阶数和大于生成多项式阶数条件下的并行帧校验应用。最后分别设计了这2种条件下的硬件实现电路,电路的综合结果表明,该方法具有更少的资源占用量和更高的工作频率。     

基于IEEE1394接口的图像传输控制器设计

介绍了一种新型的基于IEEE 1394接口的图像数据高速传输方法。给出了基于FPGA的图像传输控制平台的硬件连线图,以及该平台的软件编程实现。测试结果表明,该平台可以实现图像数据的高速传输。