低温烧结SrTiO_3陶瓷晶界层电容器材料的研究

研究了施主杂质Nb_2O_5,碱金属氧化物添加物Li_2O和烧成温度对低温一次烧成SrTiO_3陶瓷晶界层电容器介电性能和显微结构的影响。结果表明。Li_2O的加入量对液相烧结的进行和晶粒的生长有很大影响。具有一定特性的液相还能作为氧在晶界上迁移的通道,而有利于氧的挥发,促进晶粒的半导化,Nb_2O_5含量为0.1mol％左右时就能具有良好的效果。在液相特性不能满足晶粒生长要求的情况下,Nb_2O_5含量显著影响着晶粒的半导化程度。添加过多的Nb_2O_5会阻碍晶粒的生长。烧结温度对晶粒生长和材料的介电常数也有明显的影响,适当提高烧结温度能提高材料的介电常数。     

氧化温度对SrTiO_3晶界层电容器性能的影响

采用空气中一次烧成工艺,研究了氧化温度对SrTiO_3晶界层电容器试样的介电常数ε,绝缘电阻率ρ及介质损耗tgδ的影响;对试样进行了TEM分析,直接观察到存在于多个晶粒交汇处的Ti_nO_(2n-1)第二相;提出了不同氧化温度下的晶界结构模型,较好地解释了试样介电常数随氧化温度的降低而单调增大的变化规律。     

Ti/Sr比对低温烧结SrTiO_3陶瓷晶界层电容器材料的影响

本文研究了Ti/Sr比对低温一次烧结的SrTiO_3陶瓷晶界层电容器材料性能和显微结构的影响.结果发现Ti/Sr比在一定范围内变化时,不影响材料烧结和半导化的温度范围.Ti/Sr比的作用还与施主杂质的添加量以及烧结条件有很大关系.在良好的烧结条件下,SrO过量(Ti/Sr<1.00)有利于晶粒生长和获得高的有效介电常数.但SrO和TiO_2这些杂质相的存在降低了晶界绝缘层的绝缘性,增加了介电损耗.     

Ti/Sr比对SrTiO_3晶界层电容器性能的影响

采用空气中一次烧成工艺,通过性能测定、SEM观察,研究了Ti/Sr比与SrTiO_3晶界层电容器材料试样的烧结性能、半导化、显微结构及介电性能之间的关系。结果表明,Sr过量试样的烧结及半导化过程与Ti过量的均有很大差异,这主要与烧成过程中液相量的变化规律有关。Ti/Sr比及烧成温度对试样的显微结构有明显影响,因而也影响了试样的介电性能。     

SrTiO3陶瓷晶界层电容器材料的晶界研究Ⅰ.晶界结构

利用高分辨电镜研究了低温一次烧结SrTiO_3陶瓷晶界层电容器材料的晶界结构,发现在西晶粒间存在着4种典型的晶界类型。通过构筑晶界形成的结构模型,揭示了两晶粒间晶界形成的特征,认为两晶粒间晶界相的形成既与两晶粒间的液相成份和杂质组成有关,亦与两晶粒的相对取向有关。此外,还与两次烧结SrTiO_3陶瓷晶界层电容器材料的晶界结构作了比较。     

掺杂物对SrTiO_3基半导瓷晶界层电容器影响的研究

选择La_2O_3、V_2O_5掺杂SrTiO_3、控制合适的Ti/Sr比、添加适量CuO和AS以及调节最佳工艺参数,系统地研究了它们对SrTiO_3试样的还原烧结行为、显微结构和介电性能的影响。实验结果表明:V_2O_5作为施主掺杂物能较大幅度地降低SrTiO_3的还原烧结温度;三价离子掺杂大于五价离子掺杂所需的Ti/Sr比;添加适量的CuO、AS能形成厚度适当的高阻绝缘晶界层。通过实验,我们获得了1300℃还原烧成温度下综合性能佳、复现性好的V_2O_5掺杂SrTiO_3 GBBLC。     

低温烧结SrTiO3陶瓷晶界层电容器材料的掺杂分析

借助于晶格常数的精确测定、透射电子显微镜及其电子衍射和X射线能谱分析,结合材料性能,对还原气氛中低温一次烧结的srTiO_2陶瓷晶界层电容器材料的掺杂状况进行了分析。结果表明Li~+不能进入srTiO_2晶格的填隙位置形成施主。在Nb_2O_5和Li_2O同时存在的情况下,也没有产生施主-受主相互补偿进入晶格的现象,而是Nb_2O_5进入晶格起施主作用使晶粒半导化,Ll_2O偏析在晶界上,与聚集在晶界上的SZO_2一起形成活性液相,促进烧结的进行,并形成复杂的锂硅酸盐化合物产生绝缘性的晶界,从而形成晶界层电容器的显微结构,这是能够在低温下一次烧成SrTiO_2陶瓷晶界层电容器材料的根本原因。     

SrTiO3陶瓷晶界层电容器材料的晶界研究：Ⅱ.晶界模型与材料电性能

根据低温一次烧结ＳｒＴｉＯ３陶瓷晶界层电容器两晶粒间晶界相结构的复杂性和不同晶界的势垒特性，建立了具有复合晶界特征，晶界等效电路模型，据此解释了材料Ｉ－Ｖ非线性特性和介电－电压特性。认为低施主掺杂的材料，击穿区的Ｉ－Ｖ非线性特性主要是由通过“洁净”晶界和窄晶界的隧道电流引起的，从而与温度无关；而高施主掺杂的材料，击穿区的Ｉ－Ｖ非线性特性既包括通过“洁净”晶界和窄晶界的隧道电流，亦包括通过宽晶...     

晶界层电容器晶界重新绝缘化研究

试验了不同涂复材料对晶界层电容器晶界重新绝缘的作用,探讨了它们使晶界重新绝缘的机理和特点。不同的涂复材料在晶界重新绝缘过程中的作用不同,对晶界层电容器的性能有较大的影响。实验表明:涂复金属氧化物有利于提高材料的耐压性能。涂复PbO-Bi_2O_3-B_2O_3可改善材料的温度特性。涂复CuO可改善材料的频率特性。涂复PbO-Bi_2O_3-B_2O_3-CuO可使材料呈现良好的综合性能。     

SrTiO_3基高压陶瓷电容器材料的组成与性能

研究了 Ｂｉ２ Ｏ３ ·３ Ｔｉ Ｏ２ 和 Ｐｂ Ｔｉ Ｏ３ 的加入量对 Ｓｒ Ｔｉ Ｏ３ 基高压陶瓷电容器材料性能的影响。实验的结果表明：最佳加入量的摩尔分数分别是 Ｂｉ２ Ｏ３ ·３ Ｔｉ Ｏ２ 为 ９％ , Ｐｂ Ｔｉ Ｏ３ 为 １８％ 。在 １ ２５０ ℃的温度下烧结获得了性能为：εｒ ＝ ３ ２９５; Ｅｂ ＝ １０．２ ｋ Ｖ／ｍ ｍ ;ｔｇδ＝ ６×１０－ ４ ;Δ Ｃ／ Ｃ（－ ２５～＋ ８５ ℃）≤ ±１２％ ;绝缘电阻 Ｒ＝ ７．５×１０１ ２ Ω的高压陶瓷电容器材料。     

BaTiO_3系晶界层瓷介电容器的研究

一、前言晶界层瓷介电容器是瓷介半导体电容器的一种,是适应电子设备晶体管化、集成电路化发展的需要而问世的。晶界层瓷介电容器与表面层电容器(阻挡层及还原再氧化型)相比,有许多优点。例如绝缘电阻高(10~(10)Ωcm),击穿电压高(额定电压可到100V_(DC)),可靠性高等。可作宽频带旁路电容器。在低电压低阻抗晶体管电路中,显示     

氧化温度对空气中一次烧成SrTiO_3晶界层电容器的显微结构及电性能的影响

采用空气中的一次烧成工艺,研究了氧化温度对SrTiO_3.晶界层电容器试样的介电常数ε、绝缘电阻率p及介质损耗tgδ的影响;借助于TEM及STEM对试样进行了分析,观察到试样中有直线型和锯齿型两种不同类型的晶界及存在于多个晶粒交汇处的Ti_nO_(2n-1)第二晶相;提出了不同氧化温度下的晶界结构模型,较好地解释了试样介电常数随氧化温度的降低而单调增大的变化规律.     

一次低烧SrTiO3基晶界层电容器的研究

研究了以Ｌｉ２ＣＯ３为助烧结剂、Ｓｒ（Ｌｉ１／４Ｎｂ３／４）Ｏ３为施主掺杂剂、Ｂｉ２Ｏ３和ＳｉＯ２为晶界绝缘剂的ＳｒＴｉＯ３基晶界层电容器的一次低温烧成技术。初步探索了Ｔｉ／Ｓｒ比值、施主掺杂剂、绝缘剂对显微结构及介电性能的影响。在１１５０℃烧成温度下，获得了εａｐｐ〉３．５×１０＾４；ｐ〉１．０×１０＾１１Ω·ｃｍ；ｔｇδ〈１．０％；ΔＣ／Ｃ〈±５．０％（－２５￣＋８５℃）的ＳｒＴｉＯ３基晶界层     

空气烧成SrTiO_3边界层电容器的研究

研究了施主掺杂量,烧成后的冷却条件、氧化温度对SrTiO_3半导化的影响。施主添加量和高温烧结后冷却时的边界氧化是获得良好性能的边界层电容器的两个关键因素。实验结果指出,0.5mol％的Nb_2O_5添加量为最佳值。急冷至室温可防止边界氧化。在空气中烧成并急冷至室温的样品,涂复扩散受主杂质,能获得ε_(eff)为30000,绝缘电阻率大于10~(11)Ω·cm的边界层电容器。     

Ti／Sr比对SrTiO3晶界层电容器性能的影响

采用空气中一次烧成工艺，通过性能测定、SEM观察，研究了Ti/Sr与SrTiO3晶界层电容器材料试样的烧结性能、半导化、显微结构及介电性能之间的关系。结果表明，Sr过量试样的烧结及半导化过程与Ti过量的均有很大差异，这主要与烧成过程中液相量的规律有关。Ti/Sr比及烧成温度对试样的显微结构有明显影响，因而也影响了试样的介电性能。     

陶瓷晶界

本文回顾了近20年来陶瓷晶界研究的某些主要成果以及近几年的研究进展。就陶瓷晶界的结构特点、晶界热力学与晶界电势、晶界研究的应用等方面进行了论述。开展陶瓷晶界的研究与改善陶瓷的性能、扩大应用范围密切相关,已日益引起整个陶瓷学界的重视。