共查询到19条相似文献,搜索用时 93 毫秒
1.
2.
基于0.7μm的InP双异质结双极晶体管(DHBT)工艺设计了一种超高速宽带采样保持电路。输入缓冲器采用Cherry-Hooper结构有效提升了电路的增益和带宽。时钟缓冲器采用多级Cascode结构提升时钟信号的带宽。芯片面积1.40 mm×0.98 mm,总功耗小于1.1 W。测试结果表明:电路可以在40 GSa/s采样速率下正常工作。电路的-3 dB带宽在采样态为24 GHz,在采样保持态为19 GHz。在采样保持态,当输入4 GHz、-6 dBm信号时,电路的总谐波失真(THD)低于-41.5 dBc,有效位数(ENOB)相当于6.6。时域测试波形在本文也有呈现。 相似文献
3.
4.
5.
6.
7.
8.
9.
InP/GaAsSb/InP双异质结双极晶体管(DHBT)以其独特的交错Ⅱ型能带结构,在频率特性、击穿特性和热特性等方面较传统的InP/InGaAsSHBT与InP/InGaAs/InPDHBT等显示出极大的优越性。对InP/GaAsSb/InPⅡ型DHBT技术的提出、外延层结构设计与生长、器件结构设计、器件制造工艺与优化以及国内外发展情况研究水平、发展趋势和商业化情况进行了系统的回顾和展望。指出结合垂直方向材料结构优化缩小器件尺寸和采用微空气桥隔离基极电极结构是InP/GaAsSb/InPDHBT向THz截止频率发展的最重要的技术路线。 相似文献
10.
基于IBM0.35μm SiGe BiCMOS工艺BiCMOS5PAe实现了一种偏置电流可调节的高效率2.4GHz锗硅功率放大器。该功率放大器采用两级单端结构和一种新型偏置电路,除射频扼流电感外,其它元件均片内集成。采用的新型偏置电路用于调节功率放大器的静态偏置电流,使功率放大器工作在高功率模式状态或低功率模式状态。在3.5V电源条件下,功率放大器在低功率模式下工作时,与工作在高功率模式下相比,其功率附加效率在输出0dBm时提高了56.7%,在输出20dBm时提高了19.2%。芯片的尺寸为1.32mm×1.37mm。 相似文献
11.
提出一种求解异质结双极晶体管(HBT)小信号等效电路模型的解析方法。在提取过程中,采用集电极开路测量和直流测量相结合的方法,精确提取到了具有物理意义的唯一的外部串联电阻值,并在精确提取非本征参数的基础上,直接提取本征参数。较大频率范围S参数的计算值与测量值有很好的吻合。 相似文献
12.
13.
14.
射频可变增益放大器大多基于CMOS工艺和砷化镓工艺,通过改变晶体管的偏置电压或建立衰减器增益控制结构实现增益可调.本文采用高性能的射频锗硅异质结双极晶体管,设计并制作了一款射频可变增益放大器.放大器的增益可控性通过改变负反馈支路中PIN二极管的正向偏压来实现.基于带有PIN二极管反馈的可变增益放大器的高频小信号等效电路,本文详细分析了增益可控机制,设计并制作完成了1.8GHz的可变增益放大器.测试结果表明在频率为1.8GHz时,控制电压从0.6V到3.0V的变化范围内,增益可调范围达到15dB;噪声系数低于5.5dB,最小噪声系数达到2.6dB.整个控制电压变化范围内输入输出匹配均保持良好,线性度也在可接受范围内. 相似文献
15.
16.
为了改善传统F类射频功放LC输出匹配电路二阶阻抗不为零而造成的效率损害,提出了一种更加理想的新型LC输出匹配电路.根据双极型功放的特点,提出的新型LC输入匹配电路可以进一步提高输出效率.通过在Jazz SiGe BiCMOS 0.35μm工艺上的电路仿真设计表明,效率可以由63%增加到73%.工作在2.4GHz频段上的此F类功率放大器可以适用于采用非线性调制的射频发送端. 相似文献
17.
针对WiFi 6的设备需求,设计了一款工作在5.15 GHz~5.85 GHz的高线性度砷化镓异质结双极型晶体管射频功率放大器。为了保证大信号和高温下功率管静态工作点的稳定性,采用了一种新型有源自适应偏置电路。对射频功率检测电路进行了设计和改进,有效降低了射频系统的功耗。针对各次谐波分量产生的影响,对输出匹配网络进行了优化。仿真结果表明:该射频功率放大器芯片小信号增益达到了32.6 dB;在中心频率5.5 GHz时1 dB压缩点功率为30.4 dBm,功率附加效率超过27.9%;输出功率为26 dBm时,三阶交调失真低于-40 dBc。实测数据表明:小信号增益大于31.4 dB;5.5 GHz时1 dB压缩点功率为29.06 dBm;输出功率为26 dBm时,三阶交调失真低于-30 dBc。当输出功率为20 dBm时,二次三次谐波抑制到-30 dBc和-45 dBc。 相似文献
18.
19.
The thermal and electro stability of multi-finger heterojunction bipolar transistors (HBTs) with different structures were analyzed and discussed simultaneously. The thermal stability of the devices with different layout struc-tures was assessed by the DC-Ⅳ test and thermal resistance calculation. Their electro stability' was assessed by the calculation of the stability factor K based on the S parameter of the HBT. It is found that HBTs with higher thermal stability are prone to lower electro stability. The trade-off relationship between the two types of stability was explained and discussed by using a compact K-factor analytic formula which is derived from the small signal equivalent circuit model of HBT. The electro stability of the device with a thermal ballasting resistor was also discussed, based on the analytic formula. 相似文献