基于FPGA的星载SAR方位压缩处理器设计与实现

介绍了基于FPGA芯片的星载合成孔径雷达实时成像处理器中方位压缩处理器的设计与实现。该处理器可根据参数实时生成匹配滤波参考函数,用频域方法实现雷达回波的方位向压缩,并输出实图像。处理器与主控间采用ISA总线接口。介绍了方位压缩的原理和功能,详细描述了处理器硬件开发和FPGA设计。测试结果表明,该处理器可以实现星载条件下雷达数据的方位压缩。     

图像的二维提升小波变换的FPGA实现

研究了图像的5/3提升小波变换算法原理,根据提升算法的系数分布存在的特点,提出二维提升小波变换硬件实现的简化VLSI硬件结构,并在对系统进行了综合、仿真后,在FPGA芯片上实现。实验证明,系统改进的简化硬件结构,提高了系统运行速度,保证了系统的实时性要求。     

机载SAR实时运动补偿和成像的FPGA实现

提出一种基于现场可编程门阵列(FPGA)实现机载合成孔径雷达(SAR)实时运动补偿和成像的设计方案。该方案采用重叠子孔径算法和相位梯度自聚焦算法实现空变运动误差的补偿和成像。整个设计集成在一片Xilinx公司的Virtex-IV芯片中。该设计适用于发射线性调频信号的聚束式和条带式SAR数据处理。文中给出了详细的设计步骤,并对资源应用情况和运算速度进行了分析。最终成像结果表明,该设计方案完成了实时运动补偿及成像的功能。     

星载SAR成像处理器中转置存储器的FPGA实现

论述了合成孔径雷达(Synthetic aperture radar,SAR)成像处理器转置存储器(Corner turning memory,CTM)的功能和原理,提出了一种基于FPGA的星载SAR成像处理器CTM设计方案,分析了系统的参数及输入输出接口时序,给出了详细的硬件实现,并进行了功能和时序仿真。方案主要部分由一片XC2V500 FPGA和三片K6F3216T6M SRAM组成,采用三页式结构和输入输出并行处理方法,考虑了星上环境条件对器件的限制,可以实现星上SAR实时成像处理器的CTM系统。实验结果表明该CTM系统可行。     

一种改进的2D-DCT的FPGA实现

DCT是图像处理和视频压缩中很重要的一部分,在JPEG、MPEG、H.26X标准中广泛运用.2D-DCT的FPGA实现广泛采用行列分解法,把8×8的2D-DCT变换分解为两个1D-DCT来做,其中1D-DCT的运算量集中在加法器和乘法器上.本方案将加法器和乘法器数量减少到最小,节省了硬件资源,其中乘法器采用移位求和的方法实现,并结合流水线操作,提高运算速度.实验表明只需要一个1D-DCT模块就可实现2D-DCT变换.     

基于FPGA内嵌入式处理器的二维脉冲压缩

设计一个利用现场可编程门阵列(FPGA)内部MicroBlaze嵌入式处理器为核心控制单元的二维脉冲压缩处理系统。根据FPGA内部不同的资源配置情况,提出2种脉冲压缩处理模块的实现结构,利用FPGA实现DDR SDRAM控制器,采用矩阵分块线性映射的方法实现高效的数据矩阵转置处理。通过模拟一个简单的合成孔径雷达成像处理过程,证明该系统的有效性。     

基于FPGA内嵌入式处理器的二维脉冲压缩

设计一个利用现场可编程门阵列(FPGA)内部MicroBlaze嵌入式处理器为核心控制单元的二维脉冲压缩处理系统。根据FPGA内部不同的资源配置情况,提出2种脉冲压缩处理模块的实现结构,利用FPGA实现DDR SDRAM控制器,采用矩阵分块线性映射的方法实现高效的数据矩阵转置处理。通过模拟一个简单的合成孔径雷达成像处理过程,证明该系统的有效性。     

二维离散余弦变换的FPGA实现

根据可编程逻辑器件(FPGA)的可编程性和并行处理特点,提出了一种二维DCT的FPGA设计方法。所得结果经时序分析,并和DSP库函数提供的fdct_8×8()函数相比较,满足快速进行二维DCT的条件。     

分块自适应量化算法的FPGA实现

详细介绍了采用FPGA实现分块自适应量化（BAQ）算法的设计方法。该设计选用Xilinx公司100万门FPGA,采用自顶向下的方法,实现了3位长BAQ压缩算法。设计中通过资源共享来降低资源消耗,通过并行和流水来提高处理速度,满足了星载系统小型化、低功耗和高可靠性的要求。与专用DSP方案相比,采用FPGA的实现方案极大地简化了电路设计的复杂性和布线的难度。     

二维椭圆硬件加速算法研究及其FPGA实现

针对现有的嵌入式二维图形加速系统中椭圆加速功能缺失或者不足的缺陷,提出了一种支持椭圆绘制和填充的功能齐全的椭圆硬件加速单元设计方案。采用自顶向下的设计方法,根据功能需求定义了椭圆加速单元的总体结构及功能模块划分,内部各功能单元采用流水线控制,将图形分解成水平线段输出;提出了适用于本设计的图形硬件实现算法,用Verilog HDL语言编写代码完成各模块的逻辑设计;通过仿真后在FPGA上综合实现。仿真及调试结果表明：提出的图形算法切实可行;设计的椭圆硬件加速单元能够正确快速地完成各种椭圆参数配置组合的椭圆绘制和填充功能,能够很好地满足二维图形加速系统的需求。     

星载SAR目标回波信号模拟源的研制

结合我国星载SAR系统的研制,中国科学院电子所成功研制出地面测试用的高精度星载合成孔径雷达目标回波信号模拟源(SSARES)。根据星载SAR回波的信号模型,模拟生成雷达回波信号对SAR系统实行半实物仿真测试,得到了准确可靠的试验结果。SSARES为星载SAR系统的研制提供了一种行之有效的测试手段。     

基于零点指向技术抑制星载SAR距离模糊算法

给出了基于零点指向技术抑制星载合成孔径雷达距离模糊的算法.该算法主要利用阵列信号处理中零点指向技术的原理,将抑制距离模糊问题转化为在指定方向上功率极小化问题,又可等效为最小二乘零点功率约束优化问题.通过将约束矩阵特征值分解和选代相结合的方法对该优化模型进行求解,得到天线方向图最优加权系数,从而精确地控制零点的深度和宽度,达到对星载SAR距离模糊有效抑制的目的.仿真结果表明了该算法的有效性.     

基于FPGA的GIFT分组密码算法实现

GIFT算法作为PRESENT算法的改进版本,结构上更加简洁高效,在FPGA上运行时,性能仍然存在提升空间。对此提出了一种新的实现方案,通过将算法的40轮迭代计算优化为20轮迭,并将加解密与轮密钥生成操作并行执行。在xc6slx16 FPGA平台综合后,频率可达194 MHz,吞吐量可达1.2 Gbps,消耗时钟周期21个,结果表明,所提方法相比现有工作具有更好的性能表现和更少的时钟周期消耗,实现在FPGA上高速运行是切实可行的。     

基于FPGA的动作电位提取系统设计与实现

利用生物电测量技术的微电极,可以采集到神经元发放的动作电位,这为后续脑神经活动的研究提供有效的依据.但是如何将采集到的信号中的动作电位有效地提取出来,是信号处理领域的一个重要的课题.在实际过程中,动作电位非常稀疏,有必要对冗余信息进行滤除.该文将神经信号进行滤波放大和AD采样后,利用FPGA电路实现了动作电位的阈值法检测,滤除了大量的冗余信号,简化了后续的处理过程.实验表明:该电路能够实现动作电位的实时检测与发送,同时记录每个动作电位到来的时刻.     

神经元网络的FPGA硬件仿真方法*

提出了一种利用FPGA对生物神经元网络进行硬件仿真的方法.该方法充分考虑了多进程流水线模型中各神经元状态输出的时序问题,设计了节点选择器完成对流水线数据通路输出数据的保存和选择功能,实现了多状态耦合情况下精确的仿真方法.最后,利用该方法对Morris-Lecar神经元网络模型进行了FPGA硬件仿真,再现了Morris-...     

基于FPGA的高速PCI伺服控制卡的实现

针对多轴运动数控系统的工作特点和发展趋势,提出一种基于FPGA的PCI局部总线的步进电机伺服控制卡设计.设计中采用了适合FPGA的直线插补和梯形加减速控制算法.该控制卡应用于重庆某精密机械公司的工业标记系统,能够驱动256细分的驱动器平稳运行,噪声小.     

用FPGA实现统筹兼顾 端中的显示RAM控制

本文主要阐述了用FPGA设计显示终端的显示RAM控制器的原理和应用模型,着重介绍图形显示RAM的透明刷新存储设计方法和用FPGA的实现技术。