TFT 5次光刻背沟道刻蚀型与保护型工艺

5次光刻工艺(简称5PEP)是一种新的研究,分为背沟道刻蚀型和背沟道保护型.5PEP改变了TFT结构和原理,相对于常用的7 PEP可缩短生产周期,减少使用设备,提升成品率,降低成本.研究制定了背沟道刻蚀型与背沟道保护型5PEP的主要工序步骤,并通过50.8 mm液晶屏多次小批量投产进行试验.探讨了刻蚀型5PEP中a-Si岛刻蚀不良、SiNx刻蚀跨断等问题.取得合理的工艺参数,使5PEP能应用于小尺寸液晶屏的TFT量产.     

355 nm全固态紫外激光直写刻蚀硼硅玻璃微通道

利用355nm全固态紫外激光对硼硅玻璃进行了直写刻蚀实验,采用单一变量法探究了激光能量密度、重复频率、扫描速度、扫描间距、扫描次数对刻蚀结果的影响。研究结果表明,激光能量密度过大时,玻璃易发生严重的崩边裂损现象;等离子体屏蔽效应随激光能量密度的增大而增强,刻蚀深度减小;随着重复频率的减小,通道边缘碎裂的现象减轻,刻蚀深度增大;减小扫描间距可有效改善沟道底面的平整度;刻蚀深度随扫描次数的增多而增大,同时沟道锥度增大。在较优的加工参数下,实现了宽度为84.8μm,刻蚀深度为178μm,底面较平整,沟道垂直度达89.580°的L型微通道的直写刻蚀。     

铌酸锂的反应离子刻蚀

本文介绍了铌酸锂晶体在四氟化碳气氛中的反应离子刻蚀。对刻蚀参数的选择原则从机理上加以探讨,并对掩膜的选择进行了试验,最后得到线宽为3.5mm的铌酸锂光栅和槽深为1.1mm的铌酸锂沟道的刻蚀样品。     

S-Band 1mm SiC MESFET with 2W Output on Semi-Insulated SiC Substrate

介绍了用热壁反应炉在50mm SiC半绝缘衬底上制备的SiC MESFET外延材料.其沟道层厚度约为0.35μm,掺杂浓度约为1.7×1017cm-3.沟道和衬底之间的缓冲层为非有意掺杂的弱n型.欧姆接触用的帽层掺杂浓度约1019cm-3.器件制备采用了ICP刻蚀等技术.微波测试结果表明,1mm栅宽功率器件封装后在2GHz下输出功率达到了2W.     

在半绝缘SiC衬底上制备的S波段2W碳化硅MESFET

介绍了用热壁反应炉在50mm SiC半绝缘衬底上制备的SiC MESFET外延材料.其沟道层厚度约为0.35μm,掺杂浓度约为1.7×1017cm-3.沟道和衬底之间的缓冲层为非有意掺杂的弱n型.欧姆接触用的帽层掺杂浓度约1019cm-3.器件制备采用了ICP刻蚀等技术.微波测试结果表明,1mm栅宽功率器件封装后在2GHz下输出功率达到了2W.     

高可靠性Cu BCE a-IGZO TFTs的制作

背沟道刻蚀型（BCE）非晶氧化铟镓锌薄膜晶体管（a-IGZO TFT）具有工艺简单、寄生电容小以及开口率高等优点,但BCE IGZO器件背沟道易受酸液和等离子体损伤,进而引起TFT均匀性和稳定性等方面问题,随着GOA技术的导入,对TFT器件电学性能的均匀性和稳定性提升的要求也日益迫切,因此开发高信赖性BCE IGZO TFT是技术和市场的迫切要求。本文主要分析了基于IGZO的背沟道刻蚀型薄膜晶体管电学性质,通过优化钝化层材料,色阻材料以及GOA TFT结构等削弱因背沟道水汽吸附引起的器件劣化,偏压温度应力测试结果显示优化后的TFT展现了良好的稳定性——在80℃,栅极30 V负向偏压条件下,2 000 s的ΔV_th小于1 V。最终,利用优化的IGZO TFT制作了215.9 mm（85 in）8K4K 120 Hz液晶显示器。     

高可靠性Cu BCE a-IGZO TFTs的制作（英文）

背沟道刻蚀型(BCE)非晶氧化铟镓锌薄膜晶体管(a~-IGZO TFT)具有工艺简单、寄生电容小以及开口率高等优点,但BCE IGZO器件背沟道易受酸液和等离子体损伤,进而引起TFT均匀性和稳定性等方面问题,随着GOA技术的导入,对TFT器件电学性能的均匀性和稳定性提升的要求也日益迫切,因此开发高信赖性BCE IGZO TFT是技术和市场的迫切要求。本文主要分析了基于IGZO的背沟道刻蚀型薄膜晶体管电学性质,通过优化钝化层材料,色阻材料以及GOA TFT结构等削弱因背沟道水汽吸附引起的器件劣化,偏压温度应力测试结果显示优化后的TFT展现了良好的稳定性——在80℃,栅极30V负向偏压条件下,2 000s的ΔV_(th)小于1V。最终,利用优化的IGZO TFT制作了215.9mm(85in)8K4K120Hz液晶显示器。     

TFT-LCD器件Al电极TFT特性研究

本文对Mo/Al/Mo作为TFT-LCD器件源/漏极的TFT特性进行了研究。与单层Mo相比,存在沟道界面粗糙,I_(off)偏大问题,通过优化膜层结构,改善界面状态,得到了平整的沟道界面和良好的TFT特性。增加Bottom Mo的厚度,可以有效减少Al的渗透,防止Al-Si化合物的形成,得到界面平整的沟道;N~+刻蚀后SF6处理对特性影响不大,增加刻蚀时间可以使I_(on)和I_(off)同时降低;PVX沉积前处理气体N_2+NH_3与H_2区别不大,都可以减少沟道缺陷,而增加H_2处理时间会增强等离子的轰击作用,减少了沟道表面Al-Si化合物,但处理时间过长可能会使沟道缺陷增加;采用bottom Mo加厚,N~+刻蚀以及PVX沉积前处理等最优条件,可以得到沟道界面良好,TFT特性与单层Mo相当的TFT器件。     

高压高阻断增益的水平沟道场控晶闸管

水平沟道场控晶闸管(简称LFCT)是由垂直沟道场控晶闸管发展而来的,它具有开关速度快、与集成电路工艺兼容等特点。我们采用刻蚀V型槽来代替栅扩散,已制成最大正向阻断电压为200V,可关断电流为2A的LFCT,其正向电压阻断增益达40～200。     

在硅深－亚微米沟道反应离子刻蚀中气体成分对深度减小的影响

在硅深－亚微米沟道反应离子刻蚀（ＲＩＥ）中，发现氯化气体比氯化气体显然有较大的微－负载效应。为了解作气体效应，利用Ｃｌ２和ＳＦ６进行了模型实验。对腐蚀深度与图形宽度的关系进行了计算，计算时既考虑了腐蚀剂（离子、自由基）的屏蔽效应，也考虑了其表面迁移。根据这些结果，弄清了引起微－负载效应的原因如下：①沟道底部的腐蚀剂的浓度随沟道深度的增加／或沟道宽度的减小而减少；②随着腐蚀剂浓度的改变，氟化气体中刻蚀速率的变化比氯化气体中的大。并且指出，采用较重的卤素作为腐蚀气体，可提供一种去除微－负载效应的方法，因为离子辅助腐蚀在较重的卤素的刻蚀中是占优势的。     

钼栅CMOSFET的制备

本文介绍了用难熔金属钼栅作材料所制成的3μm沟道的CMOSFET,详细地说明了钼膜的制备、退火、刻蚀及钼膜的保护层和钼栅CMOS IC的工艺流程,给出了Mo栅CMOSFET的特性及单位栅宽的跨导值(mS/mm)。实验证实,Mo栅优于Al栅单沟道MOSFET的跨导。     

Si纳米线场效应晶体管研究进展

从Si纳米线场效应晶体管(SiNWFET)的结构原理、Si纳米线的制作工艺以及器件电学性能的改善措施三个方面介绍了SiNWFET的研究进展。通过分析SiNWFET的漏极电压对沟道电势的影响,表明SiNWFET自身的细沟道和围栅结构对于改善亚阈值特性和抑制短沟道效应起着关键作用。针对Si纳米线的制备,介绍了光刻、刻蚀与热氧化等自上而下的方法和气-液-固生长这种自下而上的方法。分析了SiNWFET的电学性能,探讨了为改善电学性能而进行的器件结构和工艺的改进,包括选择沟道取向,采用多条纳米线、应变纳米线或新材料作为沟道以及减小源-漏接触电阻等措施。最后对SiNWFET所面临的挑战和前景作了展望。     

InAs/GaSb II类超晶格红外焦平面台面的 ICP 刻蚀研究

本文报道了采用Cl2/N2电感耦合等离子（ICP）组合体刻蚀工艺在InAs/GaSb II类超晶格红外焦平面台面加工过程中的研究结果,实验采用分子束外延技术在GaSb衬底上生长的PIN型超晶格材料。结果表明,气体流量比例直接对刻蚀速率和刻蚀形貌产生影响,氯气含量越高,刻蚀速率越大,当氮气含量增加,刻蚀速率降低并趋于一定值。当氯气和氮气的流量比例和等离子腔体内压力等参数一定时,随着温度升高,刻蚀速率和选择比在有限范围内同时线性增大,台面的倾角趋于直角,台面轮廓层状纹理逐渐消失,但沟道内变得粗糙不平,并出现坑点。在实验研究范围内,电感耦合等离子源的ICP功率和RF功率对刻蚀结果产生的影响较小。     

InAs/GaSb Ⅱ类超晶格台面的ICP刻蚀研究

报道了采用Cl_2/N_2电感耦合等离子(ICP)组合体刻蚀工艺在InAs/GaSb Ⅱ类超晶格红外焦平面台面加工过程中的研究结果,实验采用分子束外延技术在GaSb衬底上生长的PIN型超晶格材料。结果表明,气体流量比例直接对刻蚀速率和刻蚀形貌产生影响,氯气含量越高,刻蚀速率越大,当氮气含量增加,刻蚀速率降低并趋于一定值。当氯气和氮气的流量比例和等离子腔体内压力等参数一定时,随着温度升高,刻蚀速率和选择比在有限范围内同时线性增大,台面的倾角趋于直角,台面轮廓层状纹理逐渐消失,但沟道内变得粗糙不平,并出现坑点。在实验研究范围内,电感耦合等离子源的ICP功率和RF功率对刻蚀结果产生的影响较小。     

利用原子力显微镜制备短沟道有机场效应晶体管器件的研究

利用原子力显微镜(AFM)探针直写技术制备了短沟道并五苯有机场效应晶体管(OFET),并研究了器件性能。在SiO2/n+-Si基底上,利用AFM探针刻蚀金沟道,通过优化工艺参数,获得的沟道长约1μm,器件的场效应迁移率为0.038cm2.V-1.S-1,开关比为103,输出电流最高可达200μA。结果表明,器件性能强烈依赖于沟道长度,随着沟道长度减小,输出电流显著增加。     

TFT有源层刻蚀均一性和电学性质的研究

对TFT制作工艺中,TFT有源层刻蚀均一性与电学性质进行分析研究。通过扫描电子显微镜,电学测试设备对样品进行分析。结果显示沟道有源层的刻蚀功率,气体比例及刻蚀压强对有源层的刻蚀均一性都有较大影响,并会影响TFT电学特性的均一性。通过适当降低刻蚀功率及反应气体SF6/Cl2的比例,同时,降低反应压强,可以改善有源层刻蚀的均一性。从而,TFT电学特性的均匀性得到优化。     

发射波长为1.55μm的沟道衬底隐埋异质结构InGaAsP/InP激光器

<正> 最近日本 NTT 武藏野电气通信研究所研制出一种发射波长为1.55μm 的沟道衬底隐埋异质结构 InGaAsP/InP 激光器。这种激光器的制备是采用通常的液相外延方法在 n 型(100)面 InP 衬底上首先生长一层n 型 InP,接着生长一层 InGaAsP 有源层,继之生长一层 p-InP 层,最后生长一层 n-InGa-AsP 顶层。衬底放入坩埚之前表面上用 Br-甲醇溶液沿〔100〕取向刻蚀沟道。沟道深度为1.0～2.0μm,宽约5μm。n-InP 填充层(filling layer)的生长温度为641℃,降温速度为0.8℃/     

一种200V/100A VDMOS器件开发

分析了功率MOSFET最大额定电流与导通电阻的关系,讨论了平面型中压大电流VDMOS器件设计中导通电阻、面积和开关损耗的折衷考虑,提出了圆弧形沟道布局以增大沟道宽度,以及栅氧下部分非沟道区域采用局域氧化技术以减小栅电容的方法,并据此设计了一种元胞结构。详细论述了器件制造过程中的关键工艺环节,包括栅氧化、光刻套准、多晶硅刻蚀、P阱推进等。流水所得VDMOS实测结果表明,该器件反向击穿特性良好,栅氧耐压达到本征击穿,阈值电压2.8V,导通电阻仅25mΩ,器件综合性能良好。     

抑制SOS MOSFET漏电措施的研究

经过大量的实验研究,我们从材料制备、版图设计及工艺过程等方面总结摸索出了一套能够有效抑制SOS器件漏电的措施,这主要包括双固相外延技术、环形栅技术、反应离子刻蚀形成硅岛工艺及背沟道注入工艺。采用这些措施之后,沟道长度为2μm的N沟和P沟环形栅晶体管的漏电分别为:2.5×10~(-12)A/μm 沟道宽度和1.5×10~(-12)A/μm沟道宽度。     

TFT-LCD高温光照漏电流改善研究

造成TFT不稳定的问题点一般认为有两种:一是沟道内半导体材料内部的缺陷,另一个是栅极绝缘层内的或是绝缘层与沟道层界面的电荷陷阱。TFT-LCD在长期运行时由于高温及光照的影响会导致漏电流增加,进而对TFT造成破坏。分析研究表明,TFT沟道在刻蚀完成后,沟道内部存在一定的缺陷以及绝缘层与沟道层界面存在电荷陷阱,平面电场宽视角核心技术-高级超维场转换技术型产品由于设计的原因面临着如果进行氢处理会导致与其与氧化铟锡中的铟发生置换反应,导致铟的析出,所以无法采用氢处理。理论分析表明Si-O键稳定,本文主要介绍通过氯气/氧气和六氟化硫/氧气对TFT沟道进行处理改善高温光照漏电流。结果表明,通过氯气/氧气和六氟化硫/氧气处理TFT沟道后,高温光照漏电流从18.19pA下降到5.1pA,可见氯气/氧气和六氟化硫/氧气对沟道处理可有效改善高温光照漏电流。