基于高速SerDes接口芯片的ATE测试板设计

随着通信技术的飞速发展，高速串行互连以其结构简单、不需要传输同步时钟和相比并行传输具有更高数据传输效率等优点而成为了现代通信和数据传输的重要组成部分。随着对数据传输速率要求的不断提高，串化器/解串器（SerDes）接口应运而生。作为高速串行通信的重要组成部分，对其芯片的研究和设计一直是一个热点。主要从基本原理和测试需求2个方面入手，研究分析了高速SerDes接口芯片的测试方案和ATE测试板设计方法。介绍了高速SerDes接口芯片的基本工作原理、回环功能测试和关键测试参数。并从叠层结构、走线规则和板材选取3个方向阐述了ATE测试板的设计方法。     

含存储器数字电路板的TPS开发研究

提出了含存储器数字电路板的两种测试矢量集(TPS)开发方案.对含少量存储器芯片的电路板采用结构化的测试方案,即将RAM等效成时序电路模型,利用时序电路ATPG软件进行测试生成.对以RAM为主的存储器板提出了一种功能测试方案,采取压缩地址空间的方法,对RAM阵列进行读写操作.实际应用证明,这两种方案较好地满足了实际应用中的需要.     

液晶屏显示驱动芯片测试技术研究

液晶屏显示驱动芯片广泛应用于数码产品领域,近年来与之配套的驱动芯片的需求量也大幅度增加。驱动芯片测试贯穿在芯片的设计、制造与应用的全过程中,是保证芯片品质的重要手段。由于驱动芯片不同于一般的通用芯片,通用测试手段无法用于该类芯片的测试,目前该技术主要掌握在国外企业手中,因此在驱动芯片设计与制造的产业链中,测试技术已成为制约发展的一个瓶颈。针对此背景,本文提出一套高效、实用测试方法,采用多通道与高压模拟通道同步测试技术、色阶测试技术、特殊封装的适应性技术和ATE等技术,可以实现减少测试费用、提高驱动芯片测试吞吐量的同时也能保证客户对芯片质量的严格要求。     

基于V93000 ATE的MTL生成功能码的方法

随着信息科学和产业的发展,集成电路为人们广泛应用。在今天的超大规模集成电路特别是在系统芯片SOC设计中,将大量存储器嵌入在片中的设计方法已经非常普遍。存储器的测试是集成电路测试一个十分重要的内容。V93000集成电路测试系统是一款可扩展型平台,它集合了数字测试、模拟测试和射频测量等资源。可针对各种高集成度的电子产品组件进行晶圆测试(Wafer Sort)及终程测试(Final Test)。就利用V93000测试系统(ATE)的MTL工具产生存储器功能测试码的方法进行阐述,分析了与传统生成功能码方式相比,MTL具备灵活、占内存小、实现方便等特点。     

TMS320F28XX系列DSP测试方法研究与实现

本项目是基于美国TI公司TMS320F28xx系列DSP,进行的测试方法研究与实现。测试方法用于北京自动测试技术研究所自主研发的国产自测试设备（ATE）BC3192V50大规模集成电路测试系统。测试的原理是,通过TMS320F28xx系列DSP配备的SCI（Serial Communication Interface)串行通信接口,以此作为桥梁完成ATE与芯片之间的通信。同时,实现自动测试设备与测试系统的测试向量的匹配。而后,完成TMS320F28xx系列DSP的功能测试以及直流参数测试。     

一种片上可测试FLASH存储器的设计

介绍了一种片上FLASH存储器的设计与实现。通过对FLASH IP接口功能及时序的分析,实现了特定FLASH的控制逻辑;对FLASH增加了片外测试接口,便于片外测试。仿真结果表明,该设计可实现对FLASH的操作与片外测试功能。     

基于ZYNQ MPSOC的以太网PHY芯片功能测试方法

随着以太网技术和集成电路技术的发展,以太网物理层（Physical Layer, PHY）芯片的速率和性能都得到了极大提升,电路复杂度更是几何级增长,以至于常规的自动测试设备（Automatic Test Equipment, ATE）测试很难充分验证其功能,所以亟需开展相应测试方法研究。提出了一种高效的基于ZYNQ MPSOC的以太网PHY芯片功能测试方法。该方法以ZYNQ MPSOC为核心,设计了一种直达应用层面的系统级测试装置,从而减少了与物理层直接交互的行为,有效降低了测试装置及程序开发难度。经试验验证,提出的基于ZYNQ MPSOC的以太网PHY芯片功能测试方法能够用于以太网PHY芯片测试。     

ATE功能测试码生成方法

文中简要介绍了芯片测试,对ATE功能测试码生成给出了一般性原则,同时介绍了一种针对数字电路的简易、经济的适合于任意ATE功能测试码真值表生成方法。     

DC-DC转换器高低温测试方案研究

高低温测试是DC-DC转换器筛选过程中的重要环节之一,直接关系到对电路的判定。以传统DC-DC转换器测试方案来进行高低温测试,壳温变化较大,影响测试的稳定性。针对传统测试方案存在的问题,提出了一种基于ATE、热流罩的高低温测试方案,介绍了物理结构设计、选材侧重点和板卡布局等要点。通过对方案优化前后的测试效果进行对比,展现新方案测试能力的提升,可以为DC-DC转换器的测试筛选和应用验证方案设计提供参考。     

机载高速数据回传系统设计

在航天飞行器交会仿真飞行试验中,不仅需要获取飞行数据,还要考虑产品回收后数据回传的实时性和可靠性。针对现有大容量数据回传系统速度慢、耗时长的问题,文中提出一种基于带宽高、容量大的FLASH阵列和支持USB 3.0接口的高速数据回传系统。该系统的硬件设计使用FT600芯片作为USB 3.0接口电路的控制芯片,采用流水线技术和并行总线工作方式的NAND FLASH阵列作为大容量存储器。软件设计中使用现场可编程门阵列（FPGA）作为主控,控制FT600芯片高速读取FLASH阵列中的大容量数据,完成系统与上位机之间进行的数据交互。测试结果表明,FLASH阵列的数据读取速度达到225 MB/s,USB 3.0接口数据回传的平均速率达到187 MB/s,可以保证数据的快速传输和可靠性,能够有效地解决大容量数据高速回传问题。     

基于USB-HOST技术的无纸记录仪设计

设计了采用USB-HOST技术、具有大容量FLASH存储器的彩色液晶无纸记录仪,重点讨论基于单片机的USB主机系统的设计方法,给出了Philips ISP1161A芯片与INTEL 80C196单片机的连接电路、USB驱动程序设计方法和程序设计框图.     

基于ATE的卫星导航射频芯片测试技术

卫星导航射频芯片是导航系统中的关键部分,其指标的优劣决定着导航系统的导航精度。通过分析卫星导航射频芯片的结构特点,针对主要参数进行了测试分析。在基于集成电路自动测试系统(ATE)的基础上,结合射频测试设备实现卫星导航射频芯片的性能测试。该技术对基于ATE的射频芯片测试均具有借鉴意义。     

SOC测试系统将成为主流IC测试设备

SOC(系统级芯片)测试对IC ATE(集成电路自动测试设备)制造商提出了挑战,同时也提供了新的发展机遇.目前,各种系统级芯片不断面世,包括数字蜂窝电话芯片、PC图形芯片、电缆调制解调器芯片、千兆以太网交换器芯片、网络控制器芯片以及各种多媒体器件.这预示了SOC测试将是未来几年ATE市场中的一个新增长点.SOC对测试设备要求非常高,它要求设备能测试芯片上的数字逻辑电路、模拟电路和存储器.低成本、多功能SOC测试设备对集成电路制造商有更大的吸引力,因为这种设备的测试能力能替代多台单功能IC ATE.     

大容量存储器集成电路的测试

介绍了有关大容量存储器集成电路测试系统的软件原理和硬件构成,对大容量存储器集成电路的测试方法作了初步探讨,希望对实现实验室精确测试和生产中大批量芯片中测和成品测试有所帮助。     

存储测试系统中FLASH的存储可靠性技术研究

NAND FLASH存储器具有非易失性、存储容量大和读写速度快等优点,在存储测试领域的应用越来越广泛。由于NAND FLASH存储器中不可避免会出现无效块,传统的管理方法是将无效块映射表存放在FLASH存储器中,可靠性低,对数据存储速度和可靠性都会造成不利影响。针对这些问题,提出了基于外置存储数据位的无效块快速检索架构,将无效块映射表存放在可靠性高的铁电存储器中;引入计算机网络中的滑动窗口原理,建立了基于滑动窗口的无效块预匹配机制,在不影响FLASH存取速度的情况下可无时延地生成有效块地址。经分析和论证,这种架构对NAND FLASH存储数据的可靠性和存取速度有很大的提升,提高了存储测试系统的整体性能。     

异构多核DSP芯片的可测性设计

本文介绍了一款异构多核DSP芯片的可测性设计实现,包含存储器内建自测试、存储器修复、扫描链设计、测试压缩和全速扫描测试。文章首先对芯片架构和可测性设计难点进行了介绍,并制定了全芯片可测性设计的策略,随后介绍了具体的实现,最后给出了覆盖率结果。实验结果表明该设计的测试覆盖率符合工程应用要求。     

SOC芯片DFT研究与设计

文章首先介绍了SOC系统的DFT设计背景和DFT的各种测试机理,包括基于功能的总线测试机理、基于边界扫描链的测试机理、基于插入扫描电路的测试机理以及基于存储器自测试的测试机理。然后以某专用SOC芯片为例提出了SOC电路的DFT系统构架设计和具体实现方法。主要包括：含有边界扫描BSD嵌入式处理器的边界扫描BSD设计,超过8条内嵌扫描链路的内部扫描SCAN设计,超过4个存储器硬IP的存储器自测试MBIST,以及基于嵌入式处理器总线的功能测试方法。最后提出了该SOC系统DFT设计的不足。     

数字ATE上内部示波器的实现

内部示波器是ATE测试设备上的一个调试工具模块,它的主要功能就是可以动态地显示ATE被测芯片某个输出管脚的实时波形,是ATE测试设备进入中高端市场必备的一个模块。对于测试工程师来说,在编写测试程序或者调试测试程序的时候,相对于外部示波器来说,内部示波器的优点是非常明显的。本文主要讨论了如何在数字ATE上实现内部示波器的功能,以及实现上的一些难点和波形优化的问题。     

板载FPGA芯片的边界扫描测试设计

边界扫描技术是标准化的可测试性设计技术，它提供了埘电路板上器件的功能、互连及相互问影响进行测试的一类方法，极大地方便了对于复杂电路的测试。文中针对某设备分机具体的待测电路，遵循IEEE1149.1标准，结合FPGA芯片的BSDL文件进行边界扫描测试设计，理解和掌握其设计原理、数据结构，并实现板级测试与ATE的接口。     

某弹上存储装置的FLASH阵列无效块管理可靠性设计

针对某弹上存储设备的性能测试要求,以及FLASH芯片存储时无效块管理困难的特性,为了实现数据的大容量、高速存储需求,在流水线架构下提出应用无效块快速检测和管理的方法。将FLASH存储矩阵的地址分块组合后,对组合后的存储单元进行无效块识别、处理。另外,对工程应用中突发无效块导致的数据存储不连续的问题,采用滞后重新写入的方法。经过相关参数的测试,该方法已经成功运用到某弹上存储器。通过大量试验证明,存储体系的存储速率以及容量均满足设计指标,工作稳定可靠。