ICP刻蚀参数对SOI脊形波导侧壁粗糙度的影响

研究了以C4F8/SF6/O2为刻蚀气体,利用ICP刻蚀技术制作SOI脊形光波导过程中,刻蚀参数与侧壁粗糙度的关系.实验结果表明偏压、气体比例、压强是影响侧壁粗糙度的关键参数,在低偏压、低C4F8/SF6比和较高压强下更容易获得低粗糙度的侧壁.通过优化刻蚀参数,获得了侧壁粗糙度和传输损耗相对较低的SOI脊形波导     

SOI脊形光波导结构参数的研究

通过对SOI脊形光波导的模式的理论分析与计算，得出了在给定内脊高b对应的脊宽W与外脊高h的关系曲线。为这种脊形光波导的结构设计提光供了可以依赖的依据。     

基于SOI的光波导和V形槽集成器件

文章介绍了一种基于SOI的集成半导体器件。设计了5μm×5μm的单模光波导,并用APSS软件进行了光场模式分析;利用KOH各向异性腐蚀制造了直的脊波导、Y分支器和V形槽;最后,利用紫外光敏胶将波导和光纤固定。     

低损耗SOI单模脊形光波导的制备

表面散射损耗与菲涅耳反射损耗是SOI(Silicon-on-msulator)脊形光波导的主要损耗机理.通过降低光波导损耗的研究,在厚膜SOI材料上制备了长度为20 mm,插入损耗小于2.15 dB的单模脊形光波导.     

一种基于SOI材料的新型可调谐光衰减器的设计

设计了一种新型的、基于SOI材料的可调谐光衰减器，其调制区采用了独特的双脊型PIN结构。增强了注入电流场与光场的重叠，提高电注入效率．用BPM方法分析了波导结构的传输损耗，用有限元法分析了二维PIN结的电注入特性．结果表明该结构的光衰减器有良好的性能．     

SOI纳米光波导表面粗糙度的研究进展

SOI纳米光波导表面粗糙度会显著增加波导散射损耗,降低表面粗糙度是其在许多方面应用中亟待解决的关键问题之一。首先介绍了表面粗糙度概念,总结了表面散射损耗理论方面的研究进展。随后回顾了多种SOI纳米光波导表面粗糙度测量方法,以及在表面形貌表征中存在的问题。此外,还对几种波导表面光滑工艺进行介绍,并结合具体的工作对光波导表面粗糙度各方面研究进展进行了总结。     

一种基于SOI材料的新型可调谐光衰减器的设计

设计了一种新型的、基于SOI材料的可调谐光衰减器,其调制区采用了独特的双脊型PIN结构,增强了注入电流场与光场的重叠,提高电注入效率.用BPM方法分析了波导结构的传输损耗,用有限元法分析了二维PIN结的电注入特性.结果表明该结构的光衰减器有良好的性能.     

SOI光波导传输机理及其损耗的研究

分析研究了ＳＯＩ光波导传输机理，并对其传输损耗进行了计算。     

SOI平面光波导有效折射率的计算及其波导层厚度的设计

从麦克斯韦理论出发精确计算得出ＳＯＩ平面光波中的有效折射率及光场分析，并由此确定了传输单模光波导的波导层厚度。     

ICP硅深槽刻蚀技术研究

介绍电感耦合等离子刻蚀（ICP）技术的基本概念,并结合英国STS公司高密度反应离子刻蚀机的刻蚀机理及刻蚀过程,对硅深槽刻蚀技术进行分析和研究,总结出满足不同工艺要求的硅深槽刻蚀方案。     

HgCdTe干法刻蚀的掩模技术研究

文章报道了HgCdTe微台面列阵ICP干法刻蚀掩模技术研究的初步结果.首先采用常规光刻胶作为HgCdTe材料的ICP干法刻蚀掩模.扫描电镜结果发现,由于刻蚀的选择比低,所以掩模图形退缩严重,刻蚀端面的平整度差,台面侧壁垂直度低.因此采用磁控溅射生长的SiO2掩模进行了相同的HgCdTe干法刻蚀.结果发现,SiO2掩模具有更高的选择比和更好的刻蚀端面.但是深入的测试表明,介质掩模的生长对HgCdTe表面造成了电学损伤.最后通过优化生长条件,获得了无损伤的磁控溅射生长SiO2掩模技术.     

HgCdTe干法刻蚀的掩模技术研究

文章报道了HgCdTe微台面列阵ICP干法刻蚀掩模技术研究的初步结果。首先采用常规光刻胶作为HgCdTe材料的ICP干法刻蚀掩模。扫描电镜结果发现，由于刻蚀的选择比低，所以掩模图形退缩严重，刻蚀端面的平整度差，台面侧壁垂直度低。因此采用磁控溅射生长的SiO2掩模进行了相同的HgCdTe干法刻蚀。结果发现，SiO2掩模具有更高的选择比和更好的刻蚀端面。但是深入的测试表明，介质掩模的生长对HgCdTe表面造成了电学损伤。最后通过优化生长条件，获得了无损伤的磁控溅射生长SiO2掩模技术。     

HgCdTe干法刻蚀的掩模技术研究

文章报道了HgCdTe微台面列阵ICP干法刻蚀掩模技术研究的初步结果。首先采用常规光刻胶作为HgCdTe材料的ICP干法刻蚀掩模。扫描电镜结果发现，由于刻蚀的选择比低，所以掩模图形退缩严重，刻蚀端面的平整度差，台面侧壁垂直度低。因此采用磁控溅射生长的SiO2掩模进行了相同的HgCdTe干法刻蚀。结果发现，SiO2掩模具有更高的选择比和更好的刻蚀端面。但是深入的测试表明，介质掩模的生长对HgCdTe表面造成了电学损伤。最后通过优化生长条件，获得了无损伤的磁控溅射生长SiO2掩模技术。     

ICP刻蚀GaN侧壁倾角以及刻蚀速率的控制

深入研究了Cl2基气体电感耦合等离子体(ICP)刻蚀系统对于GaN材料侧壁倾角的控制以及刻蚀速率的影响。通过调整ICP离子源功率、射频功率、气体流量、腔室压力等参数,经实验验证,实现了从23°～83°侧壁倾角的大范围工艺控制,为GaN基器件工艺提供了有益指导。     

Cl2/BCl3感应耦合等离子体GaN刻蚀侧壁形貌研究

基于感应耦合等离子体干法刻蚀技术,对采用Cl2/BCl3气体组分下GaN刻蚀后的侧壁形貌进行了研究。扫描电镜(SEM)结果表明,一定刻蚀条件下,刻蚀后GaN侧壁会形成转角与条纹状褶皱形貌。进一步实验,观察到了GaN侧壁转角形貌的形成过程;低偏压功率实验表明,高能离子轰击是GaN侧壁转角与条纹状褶皱形貌形成的原因。刻蚀过程中,掩蔽层光刻胶经过高能离子一段时间轰击后,其边缘首先出现条纹状褶皱形貌,并转移到GaN侧壁上,接着转角形貌亦随之出现并转移到GaN侧壁上。这与已公开发表文献认为的GaN侧壁条纹状褶皱仅由于掩蔽层边缘粗糙所引起而非刻蚀过程中形成的解释不同。     

电感耦合等离子体CVD制备Si薄膜的研究

电感耦合等离子体(ICP)是一种极具发展前景的低温高密度等离子体源,已经在大规模集成电路的深亚微米刻蚀和大面积均匀薄膜的淀积中得到广泛应用.采用自主设计的ICPCVD设备,在不同的衬底条件和SiH4浓度下制备了一系列的Si薄膜样品.采用多种结构分析手段对样品进行了测试,发现薄膜是非晶相、结晶相和孔隙的混合物,在较低的放电功率下即出现了相当比例的结晶相,对样品电导率和光学带隙的测试也进一步验证了这一结果.     

Cl2/Ar感应耦合等离子体刻蚀Si工艺研究

采用Cl2/Ar感应耦合等离子体（ICP）对单晶硅进行了刻蚀,工艺中用光刻胶作掩膜。研究了气体组分、ICP功率和RF功率等工艺参数对硅刻蚀速率和硅与光刻胶刻蚀选择比的影响,同时还研究了不同工艺条件对侧壁形貌的影响。结果表明,由于物理刻蚀机制和化学刻蚀机制的相对强度受到混合气体中Cl2和Ar比例的影响,硅刻蚀速率随着Ar组分的增加而降低,同时选择比也随之降低。硅刻蚀速率随着ICP功率的增大先增大继而减小,选择比则成上升趋势。硅刻蚀速率和选择比均随RF功率的增大单调增大。在Cl2/Ar混合气体的刻蚀过程中,离子辅助溅射是决定硅刻蚀效果的重要因素。同时,文中还研究分析了刻蚀工艺对于微槽效应和刻蚀侧壁形貌的影响,结果表明,通过提高ICP功率可以有效减小微槽和平滑侧壁。进一步研究了SiO2掩膜下,压强改变对于硅刻蚀形貌的影响,发现通过降低压强,可以明显地抑制杂草的产生。     

GaN电感耦合等离子体刻蚀的优化和损伤分析

通过分别改变电感耦合等离子体(ICP)刻蚀过程中的ICP功率和DC偏压,对ICP刻蚀GaN材料的工艺条件和损伤情况进行了系统的研究。刻蚀后表面的损伤和形貌通过扫描电子显微镜(SEM)、原子力显微镜(AFM)、电子能谱(EDS)、荧光光谱(PL)等技术进行表征和分析。实验结果表明,刻蚀速率随ICP功率和DC偏压的增加而增加;刻蚀损伤与DC偏压成正比,而与ICP功率的关系较为复杂。实验中观测到刻蚀后GaN样品的荧光光谱带边发射峰和黄带发射峰的强度均有明显下降,这意味着刻蚀产生的缺陷中存在非辐射复合中心,并且该非辐射复合中心的密度与DC偏压成正比。为了兼顾高刻蚀速率和低刻蚀损伤,建议使用高ICP功率(450 W)和低DC偏压(300 V)进行ICP刻蚀。