基于自适应滤波器PN码同步和多普勒频移联合捕获方法

近年,基于自适应滤波理论的PN码捕获算法受到越来越多的关注。本文将这种思想用于多普勒频移捕获,提出了一种基于频域自适应滤波器的多普勒频移捕获算法,并进一步推导出了PN码和多普勒频移联合捕获算法。另外,针对传统自适应PN码捕获算法会受到调制数据的影响,提出了一种差分自适应算法,解决了调制数据引起的PN码极性翻转问题,提高了自适应滤波PN码捕获的适用性。最后对所提算法进行了仿真验证。     

并行高采样实现PN码捕获的井下扩频测距方法

在扩频测距技术中,伪随机(Pseudo-Noise)码捕获时间长,扩频信号需要高带宽信道,井下多径效应还会引起PN码相位延迟,因而使得扩频测距技术难以在煤矿井下应用;为了将扩频测距技术应用于井下,设计了一种并行的PN码同步精测算法,利用FPGA高速的并行处理能力,开辟L-1条相位彼此相差一个PN码片的相关通道,在各相关通道中分别对扩频码调制的数字基带信号相关运算后进行高频率采样,大幅度提高了信号处理带宽,能够在粗同步的基础上直接得到更高的时间分辨率;仿真结果表明,所提出的方法能够抑制井下严重的多径干扰,能将测距PN码所占带宽限制在50 MHz以下而测距精度达到1 m以内,是适应煤矿井下特殊环境的一种高效扩频测距方法。     

基于FPGA技术的微弱GPS信号捕获实现方法

当GPS信号载噪比低于44dB-Hz时,捕获难度较大,利用FPGA技术来解决软件GPS接收机难于捕获微弱信号的问题是主要目的。首先介绍了中频GPS信号,描述了传统捕获方法的数学模型,接着提出了基于FPGA的微弱信号捕获方法,方法采用傅立叶变换和反变换算法在频域内搜索微弱信号,最后给出设计流程并详细介绍大规模相关器的构建过程。仿真结果表明方法能够成功捕获载噪比低至25dB-Hz的微弱GPS信号;如果将适当的采样率与批处理相结合,可以进一步抑制噪声,达到更好的捕获效果。对FPGA的捕获方法能够有效提高软件GPS接收机捕获微弱信号的能力。     

基于SOPC实现扩频信号捕获与跟踪

本文提出利用FPGA内的嵌入式软核NiosⅡ代替专用DSP处理器和通用控制器,在单片FPGA内实现扩频信号的捕获与跟踪.由于NiosⅡ和外部接口随用户自己配置,使得这种模式重构性好,且避免了PCB板复杂的布线,大大降低了硬件的复杂度.本文详细阐述了这种方法的总体设计方案和详细软硬件的实现过程,最后给出了实时GPS信号捕获跟踪的结果.     

时频域联合校正的PN码相干捕获算法

受多普勒频偏和本地时钟漂移的影响,接收信号中存在频偏且码字不同步。针对该问题,提出一种时频域联合校正的PN码相干捕获算法。从接收信号的循环平稳特性出发,进行载波频率和码字同步的联合校正,使校正后的信号与本地PN信号具有近似相干性。基于设计的相关特征函数,实现较长相关长度下的相干检测,完成PN码捕获。仿真结果表明,该算法在低信噪比、大频偏条件下,具有较高的检测概率。     

基于FPGA的目标跟踪系统设计与实现

为提高智能视频监控中目标检测与跟踪的实时性、稳定性以及设计灵活性,基于现场可编程门阵列技术,设计一个应用于静态背景下的单目标跟踪系统,并设定报警功能。通过帧间差分和形态学方法减少环境变化对系统的影响,利用多点定位算法实现目标跟踪。实验结果表明,该系统稳定且处理速度快,当目标在摄像头视野内突然停止时也可进行定位与跟踪,具有较好的鲁棒性。     

针对大多普勒频率偏移的PN码快速捕获与解调

扩频技术应用于高速移动环境时使得接收信号附加了很大的多普勒频率偏移,增加了捕获难度,如低轨道卫星扩频通信等.本文在基于FFT的捕获方法基础上,提出了分段式数字匹配滤波器和FFT捕获相结合的捕获方法,同时采用基于并行导频的信道估计方法来校正多普勒频率偏移,实现信号的正确解调.该方法既具快速捕获的特点,同时捕获多普勒频率偏移范围大.     

针对大多普勒频率偏移的PN码快速捕获与解调

扩频技术应用于高速移动环境时使得接收信号附加了很大的多普勒频率偏移,增加了捕获难度,如低轨道卫星扩频通信等。本文在基于FFT的捕获方法基础上,提出了分段式数字匹配滤波器和FFT捕获相结合的捕获方法,同时采用基于并行导频的信道估计方法来校正多普勒频率偏移,实现信号的正确解调。该方法既具快速捕获的特点,同时捕获多普勒频率偏移范围大。     

辅助序列在CDMA系统PN码捕获中的应用

CDMA技术作为成熟的商业化技术,已经得到了蓬勃发展和应用,并且将下一代无线通信技术中将占据主导地位。在CDMA系统（如1995）下行链路中,系统对基站的PN导频相位偏移进行了规划分组,并对不同的导频组设置了不同的搜索窗口,大大加快了移动台捕获导频的速度。本文引进一种特殊的辅助序列,采用二进制相位搜索估计,可以事先对PN导频的初始相位进行精确的区间定位,然后配合导频组和搜索窗的优势,可以大大加快导频相位的捕获速度。     

基于布尔可满足性的伪码捕获方法

为了提高扩频通信系统中伪码序列的检测概率,同时降低捕获时间,提出了一种基于布尔可满足性(SAT)的伪码捕获算法,首先将扩频通信中的捕获算法通过面向模块级的布尔可满足性合取范式进行建模,然后利用先进的SAT求解技术对模型进行求解,从而达到对伪码序列捕获的目的。理论方法和仿真结果表明,该方法能够有效提高捕获过程的检测概率,并降低捕获时间。     

一种节省硬件资源的DFT伪码捕获实现方法

DFT伪码捕获算法在进行伪码搜索的同时估计多普勒频偏,为了满足捕获精度要求,需要增加DFT点数,但随着运算点数的增加硬件实现难度成倍增长.本文提出一种基于FPGA的在不增加DFF点数的前提下实现高精度伪码捕获的方法,详细介绍了如何通过采用查找表和浮动窗等方法在保证系统性能的同时节省资源,通过在FPGA器件中验证表明该方法捕获速度快,精度高,硬件实现简单,占用资源少,有很强的实用价值.     

基于FPGA的VPX时间统一系统设计

IRIG-B时间码(B码)因其性能优越,实现和使用方法简单易行,被广泛应用于靶场时间信息传递和各系统的时间同步,成为时统设备首选的标准码型。但随着大规模集成电路和可编程技术的发展,以及靶场对时统设备的稳定性、精准性和集成度要求越来越高,原有的IRIG-B码时统设备已不能满足要求。为了解决这些问题,提出了一种基于FPGA的VPX时间统一系统设计方案。该方案具有可靠性高、集成度高、操作简单、功能拓展性强、体积小等优点,并具有更广泛的实际应用价值。     

基于Virtex-5的PN码发生器设计

提出了基于Virtex-5的常用PN序列的VHDL实现方法。PN序列是扩频系统的核心,它的生成需要运用线性反馈移位寄存器（LSFRs）。在Virtex-5系列FPGA中,每个查找表（LUT）都可被配置成一个16位的移位寄存器。因此,可以用最少的资源有效地实现PN发生器。首先介绍了PN序列的实现原理,接着详细阐述了其VHDL设计方法,并进行了性能评估。该设计在工程实践中已经得到使用,并取得了很好的效果。     

RS-CC的级联编码设计及其嵌入式FPGA实现

分析了802.16e无线通信系统,针对设计过程中经常出现的数据信息不同步问题,提出了一种基于RS(64,48,8)+CC(2,1,7)+交织的级联编码设计方案.该方案利用功能模块化的设计理念,达到了在不增加译码复杂度的情况下实现有效而可靠的通信.通过将各级编解码模块化,利用FPGA技术实现了整个级联纠错编译码系统.实验结果表明,模块化的FPGA嵌入式设计不仅提高了系统的稳定性,还大大缩短了开发周期.     

在FPGA上对OC8051 IP核的修改与测试

80C51系列单片机是由不同公司推出的单片机,它们与Intel公司的MCS-51完全兼容,具有相同的指令系统、地址空间和寻址方式。本文在分析一款OC8051IP核的基础上,给出一种仿真调试方案（用于查找与定位原IP核的逻辑错误）,以及具体的修改方法;并基于FPGA完成了修改后IP核的下载测试。测试结果表明,该IP核运行正常,初步满足实际的应用需求。     

基于5G无线通信的稀疏码多址接入系统的FPGA实现

在理解无线通信多址接入的基础之上,提出了一种低复杂度的基于5G无线通信的稀疏码多址接入系统的FPGA实现方案,利用可综合的Verilog语言在Quartus II及Model Sim平台下完成了电路的设计综合仿真及FPGA验证,结果证明该设计实现功能完备,可以实际应用。     

改进Top-hat变换的小目标跟踪算法及FPGA实现

在改进Top-hat变换的基础上,设计并实现了一种基于FPGA的红外小目标实时稳定的跟踪系统。针对经典Top-hat变换对小目标检测的局限性,提出一种改进的Top-hat变换并将其用于对图像中小目标的增强。在此基础上,通过对视频序列中目标的运动估计和基于特征滤波器的空间滤波,稳定有效地计算出小目标的位置。为了将算法移植到FPGA芯片以获取实时的小目标跟踪效果,完成了系统的整体架构设计,并针对模板窗口运算在FPGA内实现的传统方法效率低的特点,设计一种基于FPGA的新型模板窗口计算方法,应用于相关的算法模块中。实验结果表明：系统可以获得良好的检测与跟踪效果,而且能够在20 ms内完成目标位置的计算,满足小目标跟踪的实时性要求。     

基于FPGA技术的浮点运算器的设计与实现

日趋进步和完善的FPGA(现场可编程门阵列)技术推动了当前数字电路的设计。浮点运算器是计算机的一个组成部件,结构比较复杂,利用FPGA技术设计浮点运算器可以缩短产品的开发周期。介绍了基于FPGA技术的浮点运算器的设计与实现。描述了采用VHDL(VHSIC硬件描述语言)和原理图方式设计完成浮点运算器的方法和步骤。利用FPGA技术,能方便灵活地设计出浮点运算器。     

基于FPGA的数据采集系统的设计

介绍了一种用于汽车姿态测量的数据采集系统的设计,该系统基于FPGA+USB架构,采用FPGA控制整个系统的采集时序,USB芯片作为数据采集通道,上位机完成姿态解算和数据显示功能.