基于FPGA的高帧频面阵CCD驱动控制设计

针对面阵CCD KAI-1020在高帧频工作模式下的驱动要求,以FPGA作为控制单元及时序发生器,完成CCD高帧频工作模式下的硬件及软件设计,仿真验证了驱动时序的正确性,完成了硬件电路的调试与试验。成像实验表明,该设计满足了CCD KAI-1020在双端口输出模式下成像的各种驱动控制功能,图像分辨率为1 000×1 000,帧频达到48 f/s。     

一种高速声纳实时处理系统的设计与实现

水下声成像技术具有广泛的应用前景,日益得到人们的重视。介绍了一种二维图像声纳的数据采集、实时处理系统。讨论了系统硬件组成以及软件程序设计,使用高性能A/D、FPGA和DSP进行数据采集及实时处理,用以太网进行数据传输。可以实时处理200通道的基元数据,图像刷新率达到20 f/s,为图像声纳提供了一套可行的设计方案。     

基于USB2.0的雷达视频信号高速采集与实时显示系统

基于USB2.0总线设计并实现了一种雷达视频信号的高速采集与实时显示系统。系统以Cypress公司的CY7C68013芯片作为USB2.0的专用接口芯片,以FPGA作为采集的时序控制以及与CY7C68013数据传输的接口控制芯片,采用数据抽取、坐标查表映射和DirectDraw等技术在普通显示器上以P显和A显方式实时显示。     

高帧频面阵CCD实时显示系统设计

为了能够在特殊环境下拍摄到最优的图像,需要实时地调整相机参数,这要求实时显示拍摄的图像。使用FPGA配合通用Camera Link采集卡,设计了一套通用性很强的高帧频面阵CCD实时显示系统,使用Verilog HDL语言编写CCD驱动程序,能够通过USB实时调整相机的工作参数,使相机工作在最佳状态,使用KAI340D CCD在205.6fps的帧频下测试,系统工作良好,满足了实验需求。     

基于COM技术的实时处理系统

本文讨论了COM的基本原理和开发，实时数据库的基本原理，以及在此基础上开发的闸门自动监控系统。系统的分析了闸门自动监控系统的体系结构和一些难点的实现方法。     

高帧频面阵CCD实时显示系统设计

为了能够在特殊环境下拍摄到最优的图像,需要实时地调整相机参数,这要求实时显示拍摄的图像。使用FPGA配合通用Camera Link采集卡,设计了一套通用性很强的高帧频面阵CCD实时显示系统,使用Verilog HDL语言编写CCD驱动程序,能够通过USB实时调整相机的工作参数,使相机工作在最佳状态,使用KAI340D CCD在205.6fps的帧频下测试,系统工作良好,满足了实验需求。     

基于COM技术的实时处理系统

本文讨论了COM的基本原理和开发,实时数据库的基本原理,以及在此基础上开发的闸门自动监控系统。系统的分析了闸门自动监控系统的体系结构和一些难点的实现方法。     

基于多线程的雷达数据实时处理系统

为了解决多普勒天气雷达实时处理系统研发过程中并发线程难以进行控制的问题,设计了一种多线程控制结构,在充分利用目前发展水平的多普勒天气雷达产品处理模块的基础上,实现了对江苏省全部多普勒天气雷达站的实时监控与数据的实时处理.该控制结构的应用,增强了对各雷达站点雷达基数据的监控与产品处理能力.     

基于CCD的图像采集在温度场中的应用

由于电子束钎焊现场的温度场分布比较特殊,本文实现了一套信号采集与分析系统,对温度场进行实时检测。本文提出在windows 2000环境下,采用彩色CCD和Coreco Imaging公司的PC2-Vision图像采集卡为信息获取硬件设备;利用数字图像处理技术,编程实现图像采集与分析。通过大量试验证明了该方法能够有效应用于电子束钎焊的温度场分析。     

基于FPGA+DSP的数据采集与实时处理系统的设计

针对数据采集系统的大数据量处理要求,以及系统的实时性问题,提出了一种克服各自劣势,FPGA和DSP相结合的实时数据采集和处理系统。阐述了系统的工作原理及各功能模块的构成,该系统由FPGA模块、DSP模块、采集模块、数据传输模块、电源模块组成,通过对此系统的调试分析,实现了数据的实时采集与处理。该数据采集和处理系统结构灵活、控制简单、可靠性高,具有较大的实用价值。     

变帧长和变帧率在说话人确认中的应用

从变帧长、变帧率角度考虑提出一种新的提取MFCC的方法。该方法先将帧长和帧率都限制为基音周期的整数倍，即基音同步算法；然后基于变帧率算法的原理在语音特征变化缓慢的地方去除一些帧来降低帧率。在NIST 99说话人评测上进行的说话人确认实验表明，该方法不但提升了系统性能，而且降低了帧率，节省了特征文件的存储空间。     

基于FPGA的高帧频图像跟踪系统设计

针对高速运动的导弹末端制导、弹道实验或机载武器姿态跟踪中目标图像模糊及跟踪精度较低的问题,给出一套基于CMOS高帧频图像传感器与FPGA的高速图像跟踪系统。在FPGA中采用流水线方式,设计了的图像采集模块、乒乓高速缓存模块、图像处理及跟踪控制模块,采用动态阈值分割法获取目标,计算出目标形心偏移图像视场中央的偏移量,依据二维视场的偏移量控制云台跟踪目标。实验结果表明,该系统能够有效获得高帧频图像传感器数据,数据读出速率可达80Mb/S,提高了系统跟踪精度。     

基于AWS_VFR的语音特征提取方法

针对语音识别中固定帧率特征提取方法没有充分考虑语音频谱变化特性、噪声鲁棒性差的问题,提出了一种基于自适应加权和的变帧率方法用于特征提取,并在固定音频检索系统中进行实验,在信噪比为20 dB的情况下,与固定帧率的特征提取方法相比,系统检出率提高了近4%。实验表明,该方法在降低噪声影响,提高固定音频检索性能方面是有效的。     

基于FPGA的信号小波实时处理方法

根据小波去噪的原理及特点,提出了用FPGA实现小波实时信号处理的方法。实验结果证明采用FPGA实现小波信号处理能在低信噪比的情况下有效去除噪声,同时能够满足信号处理系统的实时性要求。     

VSImG: A high frame rate bitmap based display system for neuroscience research

This paper describes a visual stimulus generator (VSImG) capable of displaying a gray-scale, 256×256×8 bitmap image with a frame rate of 500 Hz using a boustrophedonic scanning technique. It is designed for experiments with motion-sensitive neurons of the fly’s visual system, where the flicker fusion frequency of the photoreceptors can reach up to 500 Hz. Devices with such a high frame rate are not commercially available, but are required, if sensory systems with high flicker fusion frequency are to be studied. The implemented hardware approach gives us complete real-time control of the displacement sequence and provides all the signals needed to drive an electrostatic deflection display. With the use of analog signals, very small high-resolution displacements, not limited by the image’s pixel size can be obtained. Very slow image displacements with visually imperceptible steps can also be generated. This can be of interest for other vision research experiments. Two different stimulus files can be used simultaneously, allowing the system to generate X-Y displacements on one display or independent movements on two displays as long as they share the same bitmap image.     

基于FPGA的多通道高速实时信号处理系统设计

在高速实时信号处理系统中常采用 FPGA+DSP 的架构,根据各自的优点,FPGA 主要做前端信号处理和系统控制。结合具体工程项目,分析设计如何在 FPGA 中实现中频正交采样(DDC),FPGA 如何与 TS201实现高速链路口通信,以及如何在 FPGA 中实现多路信号并行实时处理。     

基于FPGA的雷达视频压缩技术研究

根据雷达视频数据量大、目标信息较为重要的特点,设计并实现了一种基于FPGA的高分辨率雷达视频压缩方案。该方案针对压缩过程中算法较为复杂,且有大量浮点运算、乘法处理等高计算复杂度的问题,对DCT、量化、编码等核心处理模块分别进行了优化设计。在一片Stratix IV GX EP4SGX230KF40C4芯片上进行了验证,结果表明,该设计方案资源占用率低,压缩后图像质量较好,对于1600x1200分辨率的视频处理速度可达50帧／秒以上,满足高分辨率雷达视频实时压缩的要求。     

A portable driving system for high‐resolution active matrix electrowetting display based on FPGA

How to display pictures and even videos on electrowetting displays (EWDs) still needs improvement. Therefore, we seek to develop a robust, portable and scalable system for the realization of high‐resolution EWDs. In this paper, a driving system for an 8 inch active matrix electrowetting display (AM‐EWD) based on a Field‐Programmable‐Gate‐Array (FPGA) is proposed, where the key components are an active matrix backplane, an FPGA driving waveform and driver integrated circuits (ICs). We successfully demonstrate an AM‐EWD with 1024×768 resolution and 16‐level gray‐scale realized by unique dynamic and asymmetric sub‐frame of FPGA. The whole system is just powered by a 3.7V 1100mAH lithium battery. Such a system has not been reported before, also well‐suited for transferring to a higher performance portable EWD in the future.