Al掺杂HfO2高k栅介质沉积后退火工艺研究

为满足集成电路发展需求,通过向HfO2掺入Al元素形成Al掺杂的HfO2新型高k材料,并在不同的环境和温度下进行退火,研究其电学特性的变化。通过对电学参数的分析,研究Al掺杂HfO2材料体内正电荷缺陷、k值（晶相变化）、界面层厚度、栅漏电等的影响。最终,在N2环境中700℃退火条件下,Al掺杂HfO2的电学特性达到最优,其EOT为0.88nm、Vfb为0.46V和Ig为2.19×10-4A/cm2。最优条件下的EOT可以满足14/16nm器件的需要（EOT<1nm）,Ig比相同EOT的HfO2材料小3个数量级。     

通过多次淀积多次退火与Ti吸氧技术相结合来改善后栅工艺中高k金属栅的性能

本文的原子层淀积（ALD） HfO2薄膜采用新颖的多次淀积多次退火（MDMA）技术进行制备,并在有Ti吸氧层和没有Ti吸氧层两种情况下分别进行性能研究。 与传统的一次淀积一次退火相比,采用多次淀积多次退火后的器件漏电明显减小,同时,等效氧化层厚度（EOT）也被Ti吸氧层有效控制。器件性能的提升与淀积和退火次数密切相关（在保持总介质层厚度相同的情况下）。透射电子显微镜（TEM）和能量色散X射线光谱（EDX）分析表明,氧同时注入高k（HK）薄膜和中间层（IL）很可能是导致器件性能提升的主要原因。因此在后栅工艺中MDMA技术是一种改善栅极特性的有效方法。     

HfO2高k栅介质漏电流机制和SILC效应

利用室温下反应磁控溅射的方法在p-Si(100)衬底上制备了HfO2栅介质层,研究了HfO2高k栅介质的电流传输机制和应力引起泄漏电流(SILC)效应.对HfO2栅介质泄漏电流输运机制的分析表明,在电子由衬底注入的情况下,泄漏电流主要由Schottky发射机制引起,而在电子由栅注入的情况下,泄漏电流由Schottky发射和Frenkel-Poole发射两种机制共同引起.通过对SILC的分析,在没有加应力前HfO2/Si界面层存在较少的界面陷阱,而加上负的栅压应力后在界面处会产生新的界面陷阱,随着新产生界面陷阱的增多,这时在衬底注入的情况下,电流传输机制就不仅仅是由Schottky发射机制引起,而存在Frenkel-Poole发射机制起作用.同时研究表明面积对SILC效应的影响很小.     

HfO2高k栅介质等效氧化层厚度的提取

分两步提取了HfO2高k栅介质等效氧化层厚度(EOT).首先,根据MIS测试结构等效电路,采用双频C-V特性测试技术对漏电流和衬底电阻的影响进行修正,得出HfO2高k栅介质的准确C-V特性.其次,给出了一种利用平带电容提取高k介质EOT的方法,该方法能克服量子效应所产生的反型层或积累层电容的影响.采用该两步法提取的HfO2高k栅介质EOT与包含量子修正的Poisson方程数值模拟结果对比,误差小于5%,验证了该方法的正确性.     

N_2和NH_3退火对铪铝氧栅介质C-V特性的影响

采用原子层淀积(ALD)的方法在Si(100)衬底上制备了铪铝氧(HfAlO)高介电常数介质,并研究了N2和NH3退火对于介质薄膜的影响。改变原子层淀积的工艺,制备了三组含有不同Al∶Hf原子比的铪铝氧(HfAlO)高介电常数介质。电容电压特性(C-V)测试表明,薄膜的积累电容密度随着薄膜中Al∶Hf原子比的减少而增加。实验表明,用N2和NH3对样品进行淀积后退火,可以减小等效电容厚度(CET)、降低固定正电荷密度以及减小滞回电压,从而有效地提高了介质薄膜的电学特性。     

HfO2高k栅介质等效氧化层厚度的提取

分两步提取了HfO2高k栅介质等效氧化层厚度(EOT).首先,根据MIS测试结构等效电路,采用双频C-V特性测试技术对漏电流和衬底电阻的影响进行修正,得出HfO2高k栅介质的准确C-V特性.其次,给出了一种利用平带电容提取高k介质EOT的方法,该方法能克服量子效应所产生的反型层或积累层电容的影响.采用该两步法提取的HfO2高k栅介质EOT与包含量子修正的Poisson方程数值模拟结果对比,误差小于5%,验证了该方法的正确性.     

HfO_2高k栅介质漏电流机制和SILC效应

利用室温下反应磁控溅射的方法在 p- Si(1 0 0 )衬底上制备了 Hf O2 栅介质层 ,研究了 Hf O2 高 k栅介质的电流传输机制和应力引起泄漏电流 (SIL C)效应 .对 Hf O2 栅介质泄漏电流输运机制的分析表明 ,在电子由衬底注入的情况下 ,泄漏电流主要由 Schottky发射机制引起 ,而在电子由栅注入的情况下 ,泄漏电流由 Schottky发射和 Frenkel-Poole发射两种机制共同引起 .通过对 SIL C的分析 ,在没有加应力前 Hf O2 / Si界面层存在较少的界面陷阱 ,而加上负的栅压应力后在界面处会产生新的界面陷阱 ,随着新产生界面陷阱的增多 ,这时在衬底注入的情况下 ,电流传     

基于HfO2栅介质的Ga2O3 MOSFET器件研制

采用金属有机化学气相沉积(MOCVD)方法在(010) Fe掺杂半绝缘Ga2O3同质衬底上外延得到n型β-Ga2O3薄膜材料,材料结构包括400 nm的非故意掺杂Ga2O3缓冲层和40 nm的Si掺杂Ga2O3沟道层.基于掺杂浓度为2.0×1018 cm-3的n型β-Ga2O3薄膜材料,采用原子层沉积的25 nm的HfO2作为栅下绝缘介质层,研制出Ga2O3金属氧化物半导体场效应晶体管(MOSFET).器件展示出良好的电学特性,在栅偏压为8V时,漏源饱和电流密度达到42 mA/mm,器件的峰值跨导约为3.8 mS/mm,漏源电流开关比达到108.此外,器件的三端关态击穿电压为113 V.采用场板结构并结合n型Ga2O3沟道层结构优化设计能进一步提升器件饱和电流和击穿电压等电学特性.     

高介电常数HfO_2栅介质的制备及性能

氧化铪(Hf02)介质材料是目前用来取代Si02的最有前途材料之一.介绍了Hf02的制备方法,对几种制备方法进行了比较,并分析了各种制备方法的优缺点.比较了Hf02介质材料的电学性能、热稳定性能及可靠性能,综述了Hf02介质材料的前景,指出原子层淀积(ALD)是制备Hf02介质材料的最好方法之一.     

表面预处理对HfO2栅介质MOS器件漏电特性的影响

采用反应磁控溅射方法,在Si衬底上制备了不同表面预处理和不同后退火处理的HfO2栅介质MOS电容。测量了器件的C-V和I-V特性,并进行了高场应力实验。器件的界面特性和栅极漏电机理分析表明,界面态和氧化物陷阱是引起大的栅极漏电流的主要因素。采用新颖的O2 CHCl3(TCE)表面预处理工艺,可以显著降低界面态和氧化物陷阱密度,从而大大减小栅极漏电流和SILC效应。     

HfO2高K栅介质薄膜的电学特性研究

研究了高 K(高介电常数 )栅介质 Hf O2 薄膜的制备工艺 ,制备了有效氧化层厚度为 2 .9nm的超薄MOS电容。对电容的电学特性如 C-V特性 ,I-V特性 ,击穿特性进行了测试。实验结果显示 :Hf O2 栅介质电容具有良好的 C-V特性 ,较低的漏电流和较高的击穿电压。因此 ,Hf O2 栅介质可能成为 Si O2 栅介质的替代物。     

La基高k栅介质的研究进展

SiO2作为栅介质已无法满足MOSFET器件高集成度的需求,高k栅介质材料成为当前研究的热点。综述了高k栅介质材料应当满足的各项性能指标和研究意义,总结了La基高k栅介质材料的最新研究进展,以及在改正自身缺点时使用的一些实验方法,指出了有可能成为下一代MOSFET栅介质的几种La基高k材料。La基高k材料的研究为替代SiO2的芯片制造工艺提供优异的候选材料及理论指导,这是一项当务之急且浩大的工程。     

Characterization of High-k Gate Dielectric with Amorphous Nanostructure

In the present study, Zr _x La_1?x O _y amorphous nanostructures were prepared by the sol–gel method such that the Zr atomic fraction (x) ranged from 0% to 70%. An analytical model is described for the dielectric constant (k) of Zr _x La_1?x O _y nanostructures in a metal–oxide–semiconductor (MOS) device. The structure and morphology of Zr _x La_1?x O _y film was studied using x-ray diffraction, scanning electron microscopy, atomic force microscopy, and transmission electron microscopy. Elemental qualitative analysis was performed using energy-dispersive x-ray spectra and a map that confirmed the findings. Preliminary information on the influence of thermal annealing on the morphological control of Zr _x La_1?x O _y amorphous nanostructures is presented. The dielectric constant of the crystalline Zr_0.5La_0.5O _y thin film is about 36. Electrical property characterization was performed using a metal–dielectric–semiconductor structure via capacitance–voltage and current density–voltage measurements.     

Control of Interface Traps in HfO2 Gate Dielectric on Silicon

The effects of postdeposition annealing (PDA) on the interface between HfO₂ high-k dielectric and bulk silicon were studied in detail. The key challenges of successfully adopting the high-k dielectric/Si gate stack into advanced complementary metal–oxide–semiconductor (CMOS) technology are mostly due to interfacial properties. We have proposed a PDA treatment at 600°C for several different durations (5 min to 25 min) in nitrogen or oxygen (95% N₂ + 5% O₂) ambient with a 5-nm-thick HfO₂ film on a silicon substrate. We found that oxidation of the HfO₂/Si interface, removal of the deep trap centers, and crystallization of the film take place during the postdeposition annealing (PDA). The optimal PDA conditions for low interface trap density were found to be dependent on the PDA duration. The formation of an amorphous interface layer (IL) at the HfO₂/Si interface was observed. The growth was due to oxygen incorporated during thermal annealing that reacts with the Si substrate. The interface traps of the bonding features, defect states, and hysteresis under different PDA conditions were studied using x-ray photoelectron spectroscopy (XPS), x-ray diffraction (XRD), transmission electron microscopy (TEM), and leakage current density–voltage (J–V) and capacitance–voltage (C–V) techniques. The results showed that the HfO₂/Si stack with PDA in oxygen showed better physical and electrical performance than with PDA in nitrogen. Therefore, PDA can improve the interface properties of HfO₂/Si and the densification of HfO₂ thin films.     

TiO_2/SiO_2和TiO_2/SiO_xN_y层叠结构高k栅介质比较研究

以射频磁控溅射为主要工艺,制备了TiO2/SiO2和TiO2/SiOxNy两种层叠结构栅介质。对C-V特性和漏电特性的测试表明,SiO2和SiOxNy等界面层的引入有效地降低了TiO2栅介质电荷密度及漏电流,而不同层叠结构的影响主要通过界面电学性能的差异体现出来。对漏电特性的进一步分析显示,TiO2/SiO2结构中的缺陷体分布和TiO2/SiOxNy结构中的缺陷界面分布是导致电学性能差异的主要原因。综合比较来看,TiO2/SiOxNy结构栅介质在提高MOS栅介质性能方面有更大的优势及更好的前景,有助于拓展TiO2薄膜在高k栅介质领域的应用。     

高k HfLaO栅介质MoS2晶体管的性能研究

比较研究了HfO₂与HfLaO栅介质多层MoS₂场效应晶体管。实验结果表明,与HfO₂栅介质MoS₂晶体管相比,HfLaO栅介质MoS₂晶体管表现出更优的电性能。电流开关比高达1×10⁸,亚阈斜率低至76 mV/dec,界面态密度低至1.1×10¹² cm-2·eV-1,载流子场效应迁移率高达1×10⁹ cm²·V-1·s-1。性能改善的原因在于镧(La)对HfO₂的掺杂形成HfLaO化合物,减小栅介质薄膜的表面粗糙度,降低缺陷电荷密度,改善了栅介质/沟道界面特性,从而减小了界面态密度,抑制了库仑散射和界面粗糙散射。最终,提高了多层MoS₂晶体管的场效应迁移率,改善了晶体管的亚阈特性。