对胶体球光刻中单层胶体晶体曝光特性的研究

对胶体球光刻中单层胶体晶体(MCC)的曝光特性进行了研究。利用磁控溅射的方法在蓝宝石衬底上生长SiO2薄膜并旋涂光刻胶,通过固液界面自组装的方法在光刻胶上制备了单层胶体晶体。胶体球光刻利用单层胶体晶体作为微透镜阵列,通过紫外曝光的方法在光刻胶上制备微孔阵列。光刻胶上图形的周期性与胶体球的直径有关,并且大直径的胶体球的聚光性能要强于小直径胶体球,在曝光过程中随着曝光时间的增加,由于曝光量的增加以及光刻胶的漂白现象,光刻胶上微孔的尺寸也在增加。最后以曝光后的光刻胶为掩膜,将感应耦合等离子体刻蚀技术(ICP)以及湿法腐蚀相结合,制备出了图形化蓝宝石(PSS)衬底。     

图形化蓝宝石衬底工艺研究进展

图形化蓝宝石衬底(PSS)技术是一种提高LED亮度的新技术。结合光刻和刻蚀工艺制作图形化蓝宝石衬底。有关图形化蓝宝石衬底的研究主要集中在对光刻和刻蚀工艺的研究,以及图形化蓝宝石衬底提高LED亮度的机理。目前微米级图形化蓝宝石衬底已经得到普遍的应用,与基于平坦蓝宝石衬底的LED相比,PSS-LED的发光功率提高了30%左右。图形化蓝宝石衬底技术的发展经历了从早期的条纹状图形到目前应用较广的半球形和锥形图形,从湿法刻蚀到干法刻蚀,从微米级到纳米级图形的演变。由于能够显著提高LED亮度,纳米级图形化蓝宝石必将得到广泛的运用。     

三维掩膜硅各向异性腐蚀工艺释放微悬空结构

提出了一种新颖的基于三维掩膜的硅各向异性腐蚀工艺,即利用深反应离子刻蚀、湿法腐蚀等常规体硅刻蚀工艺和氧化、化学气相沉积(CVD)等薄膜工艺制作出具有三维结构的氧化硅(SiO2)或氮化硅(Si3N4)薄膜,以该三维薄膜作为掩膜进行各向异性腐蚀,该工艺可以应用于MEMS微悬空结构的制作。利用该工艺成功地在单片n-Si(100)衬底上完成了一种十字梁结构的释放,并对腐蚀的过程和工艺参数进行了研究。     

LED用图形化蓝宝石衬底的干法刻蚀工艺

近年来,图形化蓝宝石衬底(PSS)作为GaN基LED外延衬底材料被广泛应用。采用感应耦合等离子体(ICP)技术对涂覆有光刻胶阵列图案的蓝宝石衬底进行刻蚀。通过研究及优化不同ICP刻蚀工艺参数对刻蚀速率和选择比的影响,分别成功制备出蒙古包形和圆锥形图形化蓝宝石衬底片,并在其表面完成InGaN/GaN多量子阱外延及芯片工艺。借助光致发光和电致发光等手段测试其LED器件的光电学性能。实验结果发现圆锥形的图形化蓝宝石衬底拥有更强的光功率和更窄的半峰宽,说明这种形貌的衬底在GaN外延时有效减少了晶格失配造成的缺陷,提高了晶体质量,从而更有效地增加LED出光效率。     

锆钛酸铅薄膜腐蚀研究

通过对腐蚀溶液的优化,获得了一种刻蚀效果良好的锆钛酸铅(PZT)薄膜的腐蚀溶液配方。文中所采用的PZT薄膜是通过溶胶?蛳凝胶(sol?蛳gel)法获得的,在研究腐蚀溶液组分、温度以及浓度对腐蚀速率影响的基础上,成功获得了PZT薄膜微图形化的湿法腐蚀工艺。通过实验研究,获得了横向和纵向腐蚀速率随温度和浓度变化曲线,侧蚀比（横比纵）小于1:1.07,且图形表面无残留物。     

基于图形化蓝宝石衬底的HB-LED研究进展

为了制作高亮度LED,需要在图形化蓝宝石衬底上生长GaN材料。通过光刻在平坦蓝宝石衬底上制作掩膜图形,通过刻蚀将图形转移到蓝宝石衬底,得到图形化蓝宝石衬底。在图形化蓝宝石衬底上进行GaN的侧向外延生长,并做后续处理,就制成了基于图形化蓝宝石衬底的高亮度LED。图形化蓝宝石衬底上GaN的侧向外延生长使得外延材料的位错密度从1010 cm-2降低到107 cm-2,这减少了发生非辐射复合的载流子,多量子阱发射更多的光子,LED的内量子效率提高。此外,图形化蓝宝石衬底能够有效散射从多量子阱射出的光线,使得出射光射到逃离区的几率更大,从而提高光萃取率。内量子效率和光萃取率的提高大大改善了LED的光电特性。     

LED蓝宝石图形化衬底的研究进展及发展趋势

图形化蓝宝石衬底作为GaN基LED照明外延衬底材料,由于其能降低GaN外延薄膜的线位错密度和提高LED的光萃取效率的显著性能在近几年来引起国内外许多科研机构和厂商的广泛兴趣。从衬底的制备工艺、图形尺寸角度出发,综述了图形化蓝宝石衬底GaN基LED的研究进展,并对其未来在大功率照明市场的应用进行了展望。     

图形化蓝宝石衬底形貌对GaN基LED出光性能的影响

近年来,图形化蓝宝石衬底(PSS)作为GaN基LED外延衬底材料被广泛应用.通过干法刻蚀和湿法腐蚀制备了不同规格和形状的蓝宝石衬底图形,并进行外延生长、芯片制备和封装验证,采用扫描电子显微镜(SEM)和3D轮廓仪进行形貌表征,研究了不同规格和形状的衬底图形对LED芯片出光性能影响,并与外购锥形衬底(PSSZ2)进行对比.结果表明,在20 mA工作电流下,PSSZ2的LED光通量为8.33 lm.采用类三角锥和盾形衬底的LED光通量分别为7.83 lm和7.67 lm,分别比PSSZ2衬底低6.00％和7.92％.对锥形形貌进行优化,采用高1.69 μm、直径2.62 μm、间距0.42 μm的锥形衬底(PSSZ3)的LED光通量为8.67 lm,比PSSZ2衬底高4.08％,优化的PSSZ3能有效地提高LED出光性能.     

SU-8光刻胶氧刻蚀的研究

采用氧气反应离子刻蚀(RIE)SU-8光刻胶,以获得三维SU-8微结构(如斜面)。实验采用套刻、溅射、湿法腐蚀、电镀等技术实现光刻胶上镍掩膜图形化。分别研究氧气气压、射频(RF)功率、氧气流量对刻蚀速率的影响,并对实验结果进行了理论分析,在此基础上可进一步优化刻蚀工艺以获得更高的刻蚀速率。     

无氨氮化硅薄膜在MEMS硅腐蚀中的应用

研究了等离子体增强化学汽相淀积(PECVD)生长的无氨氮化硅薄膜作为掩蔽层在MEMS硅腐蚀工艺中的应用。比较了PECVD不同工艺条件(衬底温度和功率)以及不同四甲基氢氧化铵(TMAH)硅腐蚀液温度对无氨氮化硅薄膜硅腐蚀掩蔽效果的影响。通过优化无氨氮化硅薄膜生长条件和硅腐蚀液温度,得到了高质量的氮化硅薄膜,颗粒以及针孔密度较少,0.2μm以上颗粒度小于100,提高了硅腐蚀掩蔽选择比。实验结果显示优化生长条件的氮化硅薄膜(衬底温度350℃,功率30 W),在85℃的TMAH硅腐蚀液中,硅的腐蚀速率为68μm/h,氮化硅薄膜腐蚀速率为33.2 nm/h,硅与氮化硅的腐蚀选择比为2 048,满足MEMS体硅腐蚀工艺对于掩膜特性的要求。     

Enhancing the Light Extraction of (Alx Ga1 − x) 0.5In0.5P-Based Light-Emitting Diode Fabricated via Geometric Sapphire Shaping

AlGaInP-based light-emitting diodes (LEDs) with a transparent sapphire substrate were fabricated by the glue-bonding (GB) method. This transparent sapphire substrate is a geometric shaping structure by wet etching processes. Furthermore, the n-side-up surface has a nano-roughened texture by natural mask and chemical wet etching processes. The light output of this novel LED structure could be enhanced about 26.7% (at 350 mA) due to the higher light extraction as compared with the conventional GB-LEDs.     

铁氧体隔离器薄膜电路制备工艺研究

文中采用磁控溅射方式在铁氧体基片上制备了微带隔离器的多层膜结构。通过带金属掩模版溅射电阻层,避免了对薄膜电阻的光刻和刻蚀;通过使用铜靶和湿法刻蚀,克服了对溅射用金靶、反应离子刻蚀等工艺技术和设备的依赖。该新型工艺方法简化了镍铬薄膜电阻的制作,降低了薄膜电路的制造成本,可应用于集成电阻的薄膜电路基板的研制。     

HgCdTe干法刻蚀的掩模技术研究

文章报道了HgCdTe微台面列阵ICP干法刻蚀掩模技术研究的初步结果。首先采用常规光刻胶作为HgCdTe材料的ICP干法刻蚀掩模。扫描电镜结果发现，由于刻蚀的选择比低，所以掩模图形退缩严重，刻蚀端面的平整度差，台面侧壁垂直度低。因此采用磁控溅射生长的SiO2掩模进行了相同的HgCdTe干法刻蚀。结果发现，SiO2掩模具有更高的选择比和更好的刻蚀端面。但是深入的测试表明，介质掩模的生长对HgCdTe表面造成了电学损伤。最后通过优化生长条件，获得了无损伤的磁控溅射生长SiO2掩模技术。     

“集成电路工艺原理”课程中湿法腐蚀实验安排

为了形象演示"集成电路工艺原理"课程中的各向异性湿法腐蚀,笔者指导学生设计了一组(100)硅片上以SiO2正方薄膜为掩膜的腐蚀实验。学生自主配置KOH了溶液,改变水浴温度进行各向异性腐蚀实验,并利用金相显微镜对样品实时观察并测量。学生在动手过程中可以理解各向异性相关工艺,加强了教学效果。     

多层高深宽比Si深台阶刻蚀方法

通过干法刻蚀,在Si衬底上制备出高深宽比的台阶结构是MEMS加工的基础工艺之一。多层台阶的刻蚀,是一种重要的折线断面制备方法,使实现结构更加复杂的器件成为可能。利用LPCVD生长1μm厚SiO2作为钝化层,围绕多层台阶掩膜的制备方法和移除方法展开实验,以3层台阶为例,开发出一套使用一块光刻版制造任意宽度的台阶掩膜的方法。该方法节约成本、操作简便、重复性好,为加工复杂的三维结构提供了一种新的手段。另外,针对在深刻蚀过程中残留的掩膜会破坏Si台阶完整性的问题,研究了刻蚀过程中SiO2掩膜的去除方法对台阶的表面形貌造成的影响。通过实验发现,采用干湿腐蚀结合的方法可以有效地去除台阶掩膜,获得良好的Si深台阶结构。     

应用于FRAM的集成铁电电容的研究

集成铁电电容的制备是铁电存储器的关键工艺之一。该文采用射频(RF)磁控溅射法在Pt/Ti/SiO2/Si制备Pb(Zr,Ti)O3(PZT)薄膜,上下电极Pt采用剥离技术工艺制备,刻蚀PZT薄膜,形成Pt/PZT/Pt/Ti/SiO2/Si集成电容结构,最后高温快速退火。结果表明,这种工艺条件可制备性能良好的铁电电容,符合铁电存储器对铁电电容的要求。     

沉积、退火条件以及刻蚀液对PECVD氮化硅薄膜湿法刻蚀速率的影响

The influence of deposition, annealing conditions, and etchants on the wet etch rate of plasma enhanced chemical vapor deposition （PECVD） silicon nitride thin film is studied. The deposition source gas flow rate and annealing temperature were varied to decrease the etch rate of SiNx：H by HF solution. A low etch rate was achieved by increasing the SiH4 gas flow rate or annealing temperature, or decreasing the NH3 and N2 gas flow rate. Concentrated, buffered, and dilute hydrofluoric acid were utilized as etchants for Sit2 and SiNx：H. A high etching selectivity of Sit2 over SiNx：H was obtained using highly concentrated buffered HE     

恒温磁力搅拌下KOH刻蚀Si的研究

采用恒温磁力搅拌的方法,在KOH溶液中湿法刻蚀Si。在掩模层为SiO2时,研究了刻蚀速率随KOH浓度与温度的变化关系。结果表明:在110℃、30%的KOH溶液下,刻蚀Si(100)可以得到4.0μm/min的刻蚀速率,Si(100):SiO2的刻蚀速率比为550:1,Si(100):Si(111)的刻蚀速率比为90:1,而且可以得到光滑的刻蚀表面与形状。