共查询到19条相似文献,搜索用时 91 毫秒
1.
G.729语音压缩编码及其DSP实现 总被引:4,自引:1,他引:3
介绍了ITU-TG.729语音压缩编码标准。结合最新的高速数字信号处理芯片DSP,给出一个数字声码电话的实现实例。讨论了语音和信令的实时处理,浮点运算的定点实现及嵌入式多任务操作系统等关键技术。 相似文献
2.
数字信号处理器第五讲G.729A语音编码TMS320VC5416 DSP实时实现 总被引:2,自引:0,他引:2
IC技术讲座是本刊2005年全新推出的技术类栏目。为了让工程师在设计开发中完善和拓展基础理论与系统知识,丰富应用经验,《世界电子元器件》和中电网联合清华大学等知名院校共同创办了这个栏目,特约知名学者、教授以及著名半导体公司的应用工程师撰写,以系列讲座的方式对热点IC技术进行全面而系统的介绍,涵盖最新技术要点。最先开设的讲座将围绕三大课题:DSP、FPGA和嵌入式系统,每个课题都将连载6期。 相似文献
3.
对G.729编解码算法的原理进行了简要分析,并提出了一种基于TMS320C54x的G.729语音编解码算法的实现方法.针对算法特征及DSP体系结构的特点,提出了一些有效的优化措施.仿真结果表明,运算复杂度大大降低,而重建语音具有很好的编解码效果. 相似文献
4.
5.
G.722.1低码率宽带语音编解码器的DSP实现 总被引:1,自引:0,他引:1
主要介绍基于重叠调制变换(MLT)编码方法的低码率宽带语音编码G.722.1的标准算法及其在TMS320C54x系列DSP的实现。最终能够在TMS320C54x系列DSP上实现多路宽带语音信号的实时编解码。简要介绍了MLT算法和G.722.1标准,提出了基于C语言和汇编语言的各种优化方法。给出了在TMS320C5402上实现的性能指标和测试结果,完全实现ITU—T G.722.1标准的定点算法,通过了ITU—T的所有测试矢量。 相似文献
6.
本文介绍了 G.723.1语音编解码算法及 LSI Logic 公司推出的一种基于 ZSP400内核的定点 DSP(LSI402ZX),设计了一个用于可视电话的语音编解码子系统,并描述了 G.723.1算法在 LSI402ZX 上的实时实现方法,从而实现了实时语音传输的功能。 相似文献
7.
8.
语音压缩编码中DSP与PCM编码器的接口研究 总被引:2,自引:0,他引:2
1引言语音信号处理的一个重要分支是语音编码,语音压缩编码的目的在于保证一定语音质量的基础上,尽量降低比特率。20世纪70年代中期,特别是80年代以来,产生的新一代编码算法———混和编码,保留了参数编码的技术精华,同时引用波形编码的准则去优化激励源信号,在中低速率语音编码上获得了高质量语音。但这种编码是以复杂的算法和很大的运算量为代价的,现代通信中,很多场合都使用中档的DSP作语音压缩编码器。对于模拟语音,应用DSP处理语音压缩编码时,必然要涉及到DSP与PCM编码器的接口问题,也是难点之一。笔者着重介… 相似文献
9.
文章主要介绍了G.729编解码器的算法原理以及它在一片TMS320VC5402定点DSP芯片上实时实现时的软硬件设计过程。 相似文献
10.
11.
12.
13.
基于DSP的Flash引导启动技术已被广泛运用.传统方式采用JTAG仿真器完成应用程序的调试和代码的烧写,但受航空工程应用环境的制约,突显操作不便、效率低下的问题.对此提出了一种全新加载方案,基于通用性更强的串口传输模式,通过固化的监控程序和可操作的应用界面,实现加载过程的跟踪和控制.工程试验结果表明本方案具备满意的可操作性、高效性和可靠性. 相似文献
14.
为了满足电网实时数字仿真系统和变电站综合自动化设备之间的信号转换的需要,提出一种基于数字信号处理器(DSP)和控制器局域网(CAN)总线的信号转换装置的设计方案,使实时数字仿真系统和综合自动化设备之间构成一个闭环运行系统。阐述了信号转换装置的硬件设计和软件设计。 相似文献
15.
用DSP实现FIR数字滤波器 总被引:6,自引:0,他引:6
FIR滤波器具有幅度特性可随意设计、线性相位特性可严格精确保证等优点,因此在要求相位线性信道的现代电子系统,如图像处理、数据传输等波形传递系统中,具有很大吸引力。本文简单介绍了其线性相位条件和设计方法,并且提供了一种用DSP实现的方法。 相似文献
16.
DSP FPGA构成的数字硬件系统以其强通用性、灵活性、高处理速度而使其在诸多领域有广泛的应用;GPP(General Purpose Processor)功能强大,不仅可以做复杂的控制算法,还具有强大的数字信号处理能力。本文介绍了一种基于DSP FPGA GPP-CPU的软件无线电信号处理通用硬件平台的设计。 相似文献
17.
Power optimization for the datapath of a 32-bit reconfigurable pipelined DSP processor 总被引:1,自引:0,他引:1
Han Liang Chen Jie Chen Xiaodong 《电子科学学刊(英文版)》2005,22(6):650-657
With the continuous increasing of circuit scale, the problem of power consumption is paid much more attention than before, especially in large designs. In this paper, an experience of optimizing the power consumption of the 16-bit datapath in a 32-bit reconfigurable pipelined Digital Signal Processor (DSP) is introduced. By keeping the old input values and preventing the useless switching of the logic blocks on the datapath, the power consumption is much lowered. At the same time, by relocating some logic blocks between different pipeline stages and employing some data forward logics, a better balanced pipeline is achieved to lower the power consumption for conditional computation instructions at very low timing and area costs. The effectivity of these power optimization technologies are proved by the experimental results. Finally, some ideas about how to reduce the power consumption of circuits are proposed, which are very effective and useful in practice designs, especially in pipelined ones. 相似文献
18.
基于软件无线电的思想实现了基于DSP的调频调制器。系统的硬件部分以TMS320VC5402数字信号处理器(DSP)为核心,并使用主机接口(HPI)和PC机实时通信;软件部分由DSP算法程序和主机用户程序两部分组成,DSP算法程序负责完成信号调制等实时处理,主机用户程序负责完成对DSP的控制和通信以及用户交互。该系统充分发挥了通用计算机的灵活性和DSP的高速实时处理能力。 相似文献