接收机的射频前端设计

本文首先简要说明了射频前端在接收机中的重要性,之后详述了射频前端可能采用的几种结构,并分 析了影响其性能的各种因素。     

433MHz ASK接收机射频前端电路设计

设计了一款应用在433MHz ASK接收机中的射频前端电路。在考虑了封装以及ESD保护电路的寄生效应的同时,从噪声、匹配、增益和线性度等方面详细讨论了低噪声放大器和下混频器的电路设计。采用0.18μm CMOS工艺,在1.8V的电源电压下射频前端电路消耗电流10.09 mA。主要的测试结果如下:低噪声放大器的噪声系数、增益、输入P1dB压缩点分别为1.35 dB、17.43 dB、-8.90dBm;下混频器的噪声系数、电压增益、输入P1dB压缩点分别为7.57dB、10.35dB、-4.83dBm。     

射频前端接收机频率规划

在无线通信系统的片上系统（SoC）设计中，模拟射频前端高层次仿真、综合和优化的工具还不成熟，制约了整个系统的开发周期。射频前端的频率规划直接影响系统的复杂度、集成性和功耗，目前的频率规划主要是由经验丰富的设计师根据经验和直觉确定，而不是通过量化分析。本文在射频前端设计方法的基础上，以定量优化的方法处理射频前端频率规划问题，提出了两级优化模型，补充和完善了以往提出的射频前端设计方法。     

应用于GSM/EDGE零中频接收机的CMOS射频前端

介绍了一个零中频接收机CMOS射频前端,适用于双带(900MHz/1800 MHz)GSM/EDGE;E系统.射频前端由两个独立的低噪声放大器和正交混频器组成,并且为了降低闪烁噪声采用了电流模式无源混频器.该电路采用0.13 μm CMOS工艺流片,芯片面积为0.9 mm×1.0 mm.芯片测试结果表明:射频前端在90...     

一种超外差接收机的射频前端设计

介绍了超外差接收机的基本原理,并给出一种应用于6～18 GHz测频接收机射频前端的设计,通过分析其杂散来源介绍了射频前端的混频方案.     

星载GPS接收机射频前端设计与实现

为适应星载GPS接收机的多普勒高动态范围、强射频干扰信号的空间环境,分析了射频前端的结构及MAX2769的结构特点和工作原理,利用MAX2769及少量外围电路设计实现了一种星载GPS接收机射频前端方案。测试表明,射频前端输出的数字中频信号符合设计要求,可用于基带信号处理模块,实现卫星信号捕获。其集成度高,性能优越,价格合理,适合航天工业应用。     

一种应用于GPS射频前端的低噪声混频器

为了克服混频器噪声对GPS接收机灵敏度造成的影响,设计了一种应用于GPS射频前端的低噪声混频器电路.采用自偏置缓冲级放大本振信号,有效地提高了电路性能.该混频器的转换增益为23 dB,噪声系数为4.55 dB,3阶交调点为-9.36 dBm,在1.57 GHz到1.6 GHz频段上,反射系数S11小于-15 dB,电路采用1.8 V电压供电;混频器核心电路静态工作电流1.2 mA,采用CMOS 0.18 μm工艺实现,芯片版图面积为160μm×360μm.     

接收机射频前端噪声特性分析

噪声是影响接收机灵敏度的重要因素之一。接收机引入的噪声越小,接收机灵敏度就越高。分析了接收机噪声,给出了射频前端噪声系数与接收机灵敏度的关系,论述了几种改善射频前端噪声系数的方法。     

高频数字化接收机前端电路的设计

主要讨论了现代高频数字化接收机前端电路的设计，并提出了具体的实施方案。     

GPS/Galileo卫星导航接收机射频前端设计

本文阐述了 GPS/Galileo 卫星导航接收机射频前端的设计方法。首先提出了卫星导航接收机射频前端设计中的几个关键指标,然后详细说明了射频前端具体电路的设计方法,最后给出了实际电路的测试结果。     

一种优化的射频接收前端电路

介绍了一种直接混频的无线局域网802.11b接收机前端电路。在考虑输入寄生的前提下,对射频输入端的阻抗匹配和噪声性能进行了优化;提出了一种适合低电源电压工作的新混频器结构;整个接收前端电路采用直流耦合的方式,增加一个负反馈低通滤波器,以消除直流偏差,减少低频噪声。电路采用SMIC 0.18μm CMOS工艺,仿真结果显示,整个接收机的噪声系数为5.2 dB,输入三阶交调IIP3为-14.5 dBm。1.8 V电源电压下,功耗为100 mW左右。     

一款低噪声卫星导航接收机射频前端的设计

基于0.18tm RF CMOS工艺,采用低中频系统结构,设计了一款可应用于全球定位导航系统(GPS) L1频段和北斗二代(BD2) B1频段的低噪声卫星导航接收机的射频模拟前端芯片.该前端包括低噪声放大器、无源混频器、中频放大器、复数带通滤波器和数控可变增益放大器.其中低噪声放大器采用电流舵技术,与无源混频器一起,提高了射频前端的1 dB压缩点输入功率(Pi(1dB)),有效地改善了系统的线性度.测试结果显示,在GPS L1频点,系统的最大增益107.2 dB,噪声系数达到1.8 dB,动态增益66 dB,镜像抑制比约为39.54 dB,Pi(1dB)为-41 dBm,电源为1.8V时,消耗电流16 mA,芯片面积1.7 mm×0.8 mm.     

433 MHz ASK接收机射频前端版图设计

设计了一款433 MHz ASK接收器射频前端电路(包括低噪声放大器和混频器)的版图。射频段电路对寄生效应特别敏感,设计对版图的复杂程度、面积以及由版图造成的寄生进行折中,最大程度地降低寄生对电路的影响。针对低噪声放大器电路对噪声以及混频器电路对于对称性的高要求,着重阐述了设计中对噪声的处理和实现对称性的方法。采用UMC 0.18μm工艺库进行设计和流片。将后仿真及流片测试结果与前仿真结果进行对比,得出该设计能够较好地维持原电路性能,满足系统设计要求。     

机载预警雷达海面多目标航迹起始算法研究

描述了一种应用于信息对抗领域的6~18GHz宽带接收前端设计,针对接收前端噪声系数、增益、动态范围等技术指标进行设计与分析,并对关键电路进行设计与仿真,使其能满足技术指标要求。电路基于MCM多芯片微组装技术,集成了MMIC有源放大器芯片、无源均衡器、衰减器芯片等,电路具有超宽带、低噪声、大动态和良好的多通道幅相一致性等特点,同时结构上采用集成一体化设计,提高了接收前端组件可靠性和稳定性,便于整机集成,广泛应用于电子对抗雷达接收系统。     

基于90nm CMOS工艺的60GHz射频接收前端电路设计

设计了一款用于中国60 GHz标准频段的射频接收前端电路。该射频接收前端采用直接变频结构,将59～64 GHz的微波信号下变频至5～10 GHz的中频信号。射频前端包括一个四级低噪声放大器和电流注入式的吉尔伯特单平衡混频器。LNA设计中考虑了ESD的静电释放路径。后仿真表明,射频接收前端的转换增益为13.5～17.5 dB,双边带噪声因子为6.4～7.8 dB,输入1 dB压缩点为-23 dBm。电路在1.2 V电源电压下功耗仅为38.4 mW。该射频接收前端电路采用IBM 90 nm CMOS工艺设计,芯片面积为0.65 mm2。     

Single-Stage Low-Power Quadrature RF Receiver Front-End: The LMV Cell

This paper presents the first quadrature RF receiver front-end where, in a single stage, low-noise amplifier (LNA), mixer and voltage-controlled oscillator (VCO) share the same bias current. The new structure exploits the intrinsic mixing functionality of a classical LC tank oscillator providing a compact and low-power solution compatible with low-voltage technologies. A 0.13-mum CMOS prototype tailored to the GPS application is presented. The experimental results exhibit a noise figure of 4.8 dB, a gain of 36 dB, an IIP3 of -19 dBm with a total power consumption of only 5.4 mW from a voltage supply of 1.2 V     

A Linearization Technique for RF Receiver Front-End Using Second-Order-Intermodulation Injection

A linearization technique is proposed in which low-frequency second-order-intermodulation $({rm IM}_{2})$ is generated and injected to suppress the third-order intermodulation $({rm IM}_{3})$. The proposed linearization technique is applied to both a low-noise amplifier (LNA) and a down-conversion mixer in an RF receiver front-end (RFE) working at 900 MHz. Fabricated in a 0.18$ mu{hbox{m}}$ CMOS process and operated at 1.5 V supply with a total current of 13.1 mA, the RFE delivers 22 dB gain with 5.3 dB noise figure (NF). The linearization technique achieves around 20 dB ${rm IM}_{3}$ suppression and improves the RFE's ${rm IIP}_{3}$ from $-$ 10.4 dBm to 0.2 dBm without gain reduction and noise penalty while requiring only an extra current of 0.1 mA.      

Design of Adaptive Multimode RF Front-End Circuits

Migration towards higher data rates and higher capacities for multimedia applications, and provision of various services (text, audio, video) from different wireless standards with the same device require integrated designs that work across multiple standards, can easily be reused, and achieve maximum hardware share at minimum power consumption. This can be achieved by using adaptive circuits that are able to trade off power consumption for performance. The design of an adaptive multimode image-reject downconverter (oscillator and two mixers) is presented in this paper. In the highest performance mode, the image-reject downconverter (the quadrature mixers) has an IIP3 of +5.5 dBm, a single-side band noise figure of 13.9dB and a conversion gain of 1.4 dB, while drawing 10mA from a 3 V supply. The adaptive oscillator achieves -123 dBc/Hz phase noise at 1MHz offset from a 2.1 GHz carrier with a bias current of 6 mA in the highest performance mode. Adaptivity in the downconverter is achieved by trading off RF performance for current consumption, ranging from 10 mA for the relaxed mode (e.g., DECT) to 20 mA in the highest performance mode (e.g., DCS1800) of operation     

CMOS蓝牙接收机前端的设计

采用TSMC 0.25μm CMOS工艺,设计了一个全集成2.4 GHz低中频蓝牙接收机前端,包括低噪声放大器(LNA)和混频器(Mixer)。LNA采用源极电感负反馈差分结构,混频器采用吉尔伯特(Gilbert)有源双平衡结构。在2.5 V工作电压下,整个接收机前端增益22.5 dB,噪声系数6.3 dB,三阶输入截止点-15.3 dBm,功耗38.4 mW。