基于FPGA的SRIO工程模块化提升设计

近年来,随着软件化雷达研制工作的推进,"三化"体系建设贯穿到各项工作节点之中.雷达信号处理目前主要采用DSP+FPGA异构处理平台,该处理平台通常采用RIO互连技术.为遵循模块化、规范化的设计要求,本文对SRIO工程进行重要改进,将RAM存储方式替代FIFO,简化SRIO工程并将其封装成用户IP,满足其在DSP+FPG...     

基于ADSP TS201的雷达通用信号处理板的设计

为了缩短信号处理系统的研发周期,需要一个通用的信号处理硬件平台,只通过设计软件就可以满足不同雷达系统的需求。采用高性能DSP和FPGA为主要芯片设计通用信号处理板,多片DSP通过链路口及总线共享的方式,可以同时进行数据的交互和处理,运算能力强。 FPGA与DSP之间也具有链路口及总线通道,可以将多种接口形式的数据通过转换与DSP进行数据交换。 DSP和FPGA相结合既满足了信号处理的数据处理能力,又拥有多种数据接口方式,适合不同雷达系统信号处理的应用,具有一定的通用性。     

基于CPCI总线通用数字信号处理板的设计

本文设计了一种基于 CPCI 总线的通用数字信号处理板,采用 ADI 公司的 ADSP-TS201 和 Xilinx 公司的系列 FPGA 实现高速信号处理,具有较强的通用性和可扩展性,主要针对雷达、声纳、通信、图像处理等高速信号处理领域。     

某雷达信号处理板的硬件设计与实现

现代雷达技术的发展越来越倚重于信号处理,针对雷达信号处理要求的数据量大、实时性高的特点,提出了一种基于双FPGA和DSP的高速数据采集处理系统设计方案,FPGA采用XC2V1000-4FG456芯片,DSP选用ADSP-TS101芯片,并对信号处理板的主芯片和辅助外围电路进行了说明。该系统运算能力强,且具有较强的通用性。     

一种通用雷达信号处理机的设计

在基于VME总线或CPCI总线的雷达信号处理机中，板与板之间的数据传输速率受限于总线的速率。针对现有的雷达信号处理机板间的数据传输速率较低的问题，本文提出了一种新的设计方法，即采用DSP和FPGA相结合的设计方法，利用FPGA提供的高速串行收发通道进行板间的数据传输，使板间的数据传输速率获得大幅度的提升，同时也有效地改善了板内DSP间的数据传输问题。     

基于FPGA的通用雷达信号处理板卡设计

为降低经济成本,适应中小型渔船的需求,设计一种以FPGA为处理核心的通用雷达信号处理板。该信号处理板功能包括雷达信号的高速采集、实时运算、传输,并能处理来自GPS、电罗经、AIS、测深仪等外设信号。实现了雷达设备的小型化、模块化、通用化。实验结果表明,该信号处理板能快速接收雷达和外设信号并实时进行处理,符合未来船载雷达发展的趋势。     

一种基于DSP和FPGA的雷达信号处理机设计

研究了基于多片DSP和FPGA、CPLD等可编程器件的雷达信号处理机的设计方法，在对雷达信号处理算法与体系结构的映射进行讨论的基础上，以ADSP21161和V2 FPGA以及XC9500系列CPLD为实例，介绍了信号处理机的具体设计与实现，该结构实时信号处理能力强，具有较强的通用性。     

一种基于TMS320C6416和FPGA的实时雷达信号模拟器设计

提出一种基于高速数字信号处理器(TMS320C6416)和FPGA(EP1C6)的实时雷达信号模拟器的设计方案。该方案采用计算机产生雷达回波数据,通过CompactPCI总线或者USB总线以DMA方式将数据传输到DSP中,通过DSP对数据进行再处理,形成更为丰富的雷达回波信号数据,经过数模转换成雷达视频回波信号,供雷达信号处理机调试使用。     

雷达信号处理中通用DSP的设计

结合在雷达信号处理系统中通用DSP的开发与设计经验，对通用DSP的硬件和软件设计作了分析与探讨。     

基于FPGA的雷达信号处理方法探究

近年来,雷达在军用和民用领域都获得了巨大的发展。雷达信号处理系统是雷达的关键模块,对雷达定位精度起着决定性作用。FPGA以其众多的优点,在雷达信号处理系统中被广泛使用。本文探究FPGA在雷达信号采集方面的应用。     

基于TS201和FPGA的雷达信号处理运算板硬件设计

为了解决传统运算板总线共享的硬件连接方式使信号处理速度降低的板间通信瓶颈．文中给出了一个基于TS201与FPGA的高速实时雷达信号运算板的设计方法。该方法可避免多处理器系统在数据传输中引起的总线冲突,从而有效提高实时信号处理系统的速度与性能。     

基于TMS320C6678的多核DSP加载模式研究

德州仪器TI推出的八核DSP芯片TMS320C6678是目前基于Keystone架构的最高性能的DSP器件,是市场上应用广泛的C6455高端处理平台升级的理想选择.本文主要研究了C6678 DSP程序的各种单核加载和多核加载的几种模式,主要用到多核boot技术,对EMIF16 FLASH boot引导模式、主机（PCIe接口）引导模式、I2C引导模式、SRIO引导模式、网络引导boot引导模式的方法做了研究,对TI的高性能多核架构DSP芯片的程序加载提供了有效的参考帮助.     

基于FPGA和DSP的雷达模目信号设计

在雷达信号处理分系统调试时,经常用到模目信号。为了获得实时多波束雷达模目信号,提出一种基于FPGA和DSP的产生方法,利用FPGA产生时序及控制,DSP实时计算出所需要的回波,这样即使在没有阵面数据的情况下,仍然能够调试信号处理部分。该设计模块使用简单方便,只需通过终端键盘输入参数,即可实时产生所期望的回波,非常适用于雷达研制前期和系统联试时查找问题,而且模块做在脉压板上,不需要单独的插件。     

基于FPGA的雷达信号处理板设计与实现

基于CPCI总线,使用FPGA实现了雷达信号处理板的设计与实现。实现数字下变频,大时宽带宽积数字脉冲压缩以及FFT等通用雷达信号处理功能。最后给出了数字下变频和大时宽带宽积数字脉冲压缩在某雷达系统中的测试结果,测试结果满足系统要求。     

基于FPGA的通用雷达信号处理模块

介绍了一种基于FPGA的通用信号处理模块，该模块特别适用于警戒雷达信号处理。     

xilinx系列FPGA对DDR3的访问接口设计

本文介绍了xilinx公司FPGA使用MIG IP核开发的DDR3接口控制器的设计思想,设计流程,并给出了注意事项和部分程序例子,实际使用情况表明,该设计满足使用要求。     

基于DSP和FPGA的信号处理平台

本文介绍了一种基于DSP和FPGA高速数字信号处理平台的实现方案，重点研究了试验平台的硬件实现结构软件实现结构以及不同模式之间的切换充分体现了软件无线电系统的灵活性．开放性和兼容性的特点。     

基于相控阵的脉冲多普勒雷达信号处理板的设计实现

本文研究了一种相控阵脉冲多普勒雷达信号处理板的设计及实现.设计基于ADsP21161N组成多处理器系统,具有针对相控阵的多通道处理能力,可实时实现脉冲多普勒雷达信号处理中视频信号采样、主杂波滤除、窄带滤波器组及CFAR检测等功能.由于设计存在器件工作频率高,器件密集的情况;因此硬件的信号完整性等问题较为严重;本文对此提出解决的办法,取得了较好的效果.     

基于BF533和FPGA的雷达信号模拟器设计实现

提出一种基于高速数字信号处理器(BF533)和FPGA(XC5VLX30)的雷达信号模拟器方案。该方案采用ARM输入雷达参数,并通过高速USB接口将数据传输到DSP中。DSP对参数进行再处理,并传递给由FPGA实现的直接数字频率合成器中,进而合成各种模式的雷达回波信号。