共查询到20条相似文献,搜索用时 109 毫秒
1.
低压、低功耗SOI电路的进展 总被引:3,自引:1,他引:2
最近 IBM公司在利用 SOI(Silicon- on- insulator)技术制作计算机中央处理器 (CPU)方面取得了突破性的进展 ,该消息轰动了全世界。SOI电路最突出的优点是能够实现低驱动电压、低功耗。文中介绍了市场对低压、低功耗电路的需求 ,分析了 SOI低压、低功耗电路的工作原理 ,综述了当前国际上 SOI低压、低功耗电路的发展现状。 相似文献
2.
建立了低温双极晶体管的低频噪声模型,对低温、低频双极晶体管的噪声进行了分析,并给出了噪声电压随工作温度、工作电流以及频率的三维变化曲线,指出了双极晶体管获得最小噪声的最佳工作温度和最佳工作电流。通过对低温双极晶体管的CAT噪声测试,证明了我们的噪声分析结果。 相似文献
3.
802.11ah是IEEE针对物联网应用需求制定的一种低频段、低功耗的无线局域网技术,其具有覆盖范围广、容纳节点数多、更低功率、针对中低速进行优化增强等特点。 相似文献
4.
5.
医学应用模拟集成电路是医学芯片的重要组成部分。阐述了医学应用模拟集成电路的低功耗、低频率、低噪声设计方法;列举了具有代表性的设计,展望了医学芯片的发展前景。 相似文献
6.
设计了一个5.156 25 GHz低抖动、低杂散的亚采样锁相环,使用正交压控振荡器产生4路等相位间隔时钟。分析了电荷泵的杂散理论,使用差分缓冲器和互补开关对实现了低杂散。使用Dummy采样器和隔断缓冲器,进一步减小了压控振荡器对杂散的恶化。该亚采样锁相环在40 nm CMOS工艺下实现,在1.1 V的供电电压下,功耗为7.55 mW;在156.25 MHz频偏处,杂散为-81.66 dBc;亚采样锁相环输出时钟的相位噪声在10 kHz~100 MHz区间内积分,得到均方根抖动为0.26 ps。 相似文献
7.
通过PSPICE5.0的模型参数提取工具PARTS软件,提取并确定了低温低频低噪声双极晶体管的器件模型参数,利用PSPICE5.0对低温红外前置放大器进行了计算机辅助设计和优化,成功地对双极模拟电路进行了温度为120K(—153℃)的多种模拟分析。采用MCM技术制作出了混合集成低温红外前置放大器,实际电路的CAT测试结果与计算机辅助设计结果相吻合。 相似文献
8.
对硅双极晶体管低频噪声的本征与非本征两种分量进行了系统的理论分析,并研究了各自的温度特性,在此基础上,设计并研制出一种多晶硅发射极低温低频低噪声晶体管,其等效输入噪声电压。 相似文献
9.
提出了一种低电压、低功耗、中等精度的带隙基准源,针对电阻分流结构带隙基准源在低电源电压下应用的不足作出了一定的改进,整体电路结构简单且便于调整,同时尽可能地减少了功耗.该电路采用UMC 0.18 μm Mixed Mode 1.8 V CMOS工艺实现.测试结果表明,电路在1 V电源电压下,在-20~30℃的温度范围内,基准电压的温度系数为20×10-6/℃,低频时的电源电压抑制比为-54 dB,1 V电源电压下电路总功耗仅为3μW. 相似文献
10.
11.
12.
对双极晶体管的低温物理模型和低频噪声模型进行了研究,认为低温下硅双极晶体管电流增益下降的主要原因是低温下非理想基极电流的增加。同时指出,低温下硅双极晶体管1/f噪声的增大,是由于低温下电流增益的减小和载流子在体内和表面的复合增加。通过优化设计,做出了一种低温、低频、低噪声硅双极晶体管。测试表明,在室温(300K)下,电流增益、低频转折频率、1kHz点的噪声电压分别为β≥800,f_L≤30Hz,En(1kHz)≤1.5nV/ ;低温(77K)下,电流增益、低频转折频率、1kHz点的噪声电压分别为β≥30,f_L≤300Hz,En(1kHz)≤1.2nV/。 相似文献
13.
14.
15.
低频低噪声放大器的屏蔽设计 总被引:1,自引:1,他引:0
在简要介绍噪声及干扰的基础上,详细分析了屏蔽的基本原理,进而提出一种多层屏蔽设计方法.在该测试系统中,选用6层屏蔽盒,屏蔽盒材料由外到内分别是铜和铁.实验测试表明,该方法抗干扰能力强,它为低频低噪声放大器的可靠使用和精确测量提供了保证. 相似文献
16.
提出了一种片上集成的低功耗无电容型LDO(low drop out)电路。该电路采用折叠型cascode运放作为误差放大器,通过消除零点的密勒补偿技术提高了环路稳定性;并在电路中加入了一种新的限流保护结构以保证输出电流过大时对LDO的输出进行保护。此外,在电路中加入了省电模式,可在保持LDO输出1.8 V情况下节省大于70%的功耗。该设计采用HHNEC 0.13μmCMOS工艺,仿真结果显示:在2.5~5.5 V电源供电、各个工艺角及温度变化条件下,LDO输出的线性调整率小于2.3 mV/V,负载调整率小于14μV/mA,温度系数小于27×10-6/℃;在正常工作模式下,整个LDO消耗85μA电流;在省电模式下仅消耗23μA电流。 相似文献
17.
18.
19.
CMOS运放的噪声尤其是低频1/f噪声会随着整体功耗的降低而急剧增加,针对传感器读出电路应用,文中在传统斩波运放的基础上设计了一个低噪声、低功耗的嵌套式斩波运算放大器。基于SMIC0.18 μm工艺,通过Spectre仿真工具进行仿真与验证。高频斩波(fchop,high)频率为500 kHz,低频斩波频率(fchop,low)为2 kHz时的仿真结果表明,运放在100 Hz处的噪声功率谱密度(Power Spectral Density,PSD)降为23 nV[KF(]Hz[KF)],总消耗电流14 μA,放大器的增益带宽积(GBW)为16.7 MHz,运放的电流效率(GBW/Itot)达到了1 193,该设计的整体性能与以往的设计相比具有一定优势。 相似文献
20.
提出了一种高电源抑制能力(PSR)、低噪声的低压差调节器结构。利用电流镜和压控电流源技术,消除一个低频极点,提高LDO系统稳定性。1 kHz时PSR可达到100 dB以上,1 MHz时PSR高于40 dB,最大电流输出能力为150 mA。另外,电路中具有启动电路和限流电路,可以有效地保证电路正常工作。基于TSMC 130 nm低功耗工艺流片,流片结果表明,芯片噪声特性良好。稳定性较高,并具有很高的电源抑制能力,有效地保证了系统指标。 相似文献