一种用于LDO的BiCMOS带隙基准

提出了一种基于传统基准源的改进带隙基准.该电路采用0.6 μm BiCMOS工艺实现,用于低压差线性稳压器.由于没有使用运算放大器以及非线性补偿技术,因此,该基准电路结构简单,面积小,电源电压为2.5 V时功耗低达12.5 μW.在-40～125℃温度范围内温度系数为22.2×10-6/℃,线性调整率为0.01%/V.当外接0.47 μF的滤波电容后,在1 kHz频率时电源抑制比为135 dB,在200 Hz和100 kHz频率时噪声功率谱密度分别为7.4 V/Hz和6.7 pV/Hz.     

一种基于LDO稳压器的带隙基准电压源设计

设计了一种结构简单的基于LDO稳压器的带隙基准电压源.由于目前LDO芯片的面积越来越小,所以在传统带隙基准电压源的基础上,对结构做了简化及改进,在简化设计的同时获得了高的性能.该带隙基准使用三极管作为运算放大器的输入,同时省去了多余的等效二极管,并将此结构应用于LDO结构中.对带隙基准的仿真结果表明,在5 V的电源下,产生25×10-6/℃温度系数的带隙基准电压.低频时电源抑制比为138dB.将该带隙基准结合缓冲器应用于LDO稳压器中,对LDO的仿真结果表明,负载特性良好,相位裕度为63.3度.线性负载率也符合要求.此电路简单可行,可适用于各种LDO芯片中.     

一种低噪声高电源抑制比CMOS低压差线性稳压器

提出了一款基于标准0.18μm CMOS工艺的低噪声高电源抑制比(PSRR)CMOS低压差线性稳压器(LDO),其中包括了带隙基准电路。对LDO和带隙基准电路的噪声和电源抑制进行了建模分析,并得出了电路设计原则。根据设计原则使用两级误差放大器实现了低噪声高电源抑制性能,并且通过合理的频率补偿保证了电路稳定。测试结果显示,LDO输出在-40¹20℃温度范围内的温度系数约为48×10-6/℃;在1120℃温度范围内的温度系数约为48×10-6/℃;在1¹00kHz频率范围内输出噪声电压约为37.3μV;在1kHz和1MHz处的PSRR分别大于60dB和35dB;芯片总面积约为0.27mm2,无负载电流约为169μA。     

一种自偏置低压共源共栅带隙基准电路设计

随着CMOS工艺的发展,器件尺寸逐渐缩小,短沟道效应的影响日益突出。共源共栅电流源可以很好地抑制小尺寸效应,但其消耗的电压余度较大,偏置电路设计繁琐。因此介绍了一种采用自偏置低压共源共栅电流源的带隙基准电路结构,用两个电阻代替了偏置电路。仿真结果显示,该带隙基准电路的最低电源电压约为2.98V,相对于普通的共源共栅结构,降低了2个MOSFET阈值电压;工作在最低电源电压下,功耗约为270μW,相对于带偏置电路的结构,降低约75μW。仿真结果证明,该电路能够简化共源共栅电路的设计和调试,并减少低压共源共栅电路的功耗。     

一种低噪声、高电源抑制的低压降稳压器

实现了一种低噪声、高电源抑制(PSR)的低压降线性稳压器。设计了一个新型的低温度系数高电源抑制的带隙基准源,这个基准源可以为稳压电路提供参考电压。采用带有低通滤波器的预调制电路来降低稳压器的输出噪声和高频电源行波干扰。测试结果表明,该稳压器的线性调整率为0.57mV/V,负载调整率为0.1mV/mA,100kHz下的交流电源抑制为-60dB。在10Hz～1MHz频率范围内,仿真得到的总输出噪声只有4μVrmss。该稳压器采用上华CSMC0.6μm、5V混合信号CMOS工艺设计,有效芯片面积为600μm×560μm。     

一种用于负LDO稳压器的高精度带隙基准源

介绍了一种高精度带隙基准电路结构。采用二阶曲率补偿技术,通过增加一正温度系数项,补偿电路中Vbe(T)展开的负温度系数对数项,改善了基准电压源的温度稳定性。应用该基准电路,设计了一个负输出低压差(LDO)线性稳压器,用高压BIPIC工艺进行流片。测试结果显示,该负LDO线性稳压器的温度系数为85 ppm/℃,线性调整率≤0.02%/V,负载调整率≤0.2%。     

Micrel低压差线性稳压器及其应用

本文简单介绍了低压差线性稳压器的基本原理和应用方法，并给出了许多实用电路，详细地介绍了由５Ｖ变为３Ｖ或２Ｖ的微机电源的实用电路。采用低压线性稳压器，可以大大提高电源的效率，并且还能保证高质量供电。     

一种改进型BiCMOS带隙基准源的仿真设计

依据带隙基准原理,设计了一种基于90 nm BiCMOS工艺的改进型带隙基准源电路.该电路设置运算跨导放大器以实现低压工作,用共源-共栅MOS管提高电路的电源抑制比,并加设了新颖的启动电路.HSPICE仿真结果表明,在低于1.1 V的电源电压下,所设计的电路能稳定地工作,输出稳定的基准电压约为610 mV;在电源电压V_(DD)为1.2 v、温度27℃、频率为10 kHz以下时,电源噪声抑制比约为-45 dB;当温度为-40～120℃时,电路的温度系数约为11 × 10~(-6)℃,因此该基准源具有低工作电压、高电源抑制比、低温度系数等性能优势.     

用于USB的3A低压差稳压器MIC29311

MIC29311是一种快速响应、5.1V输出的低压差线性稳压器,是MICREL公司1998年12月推出的新器件,主要用于USB系统中作自供电中心     

TPS74xxx：低压降线性稳压器

德州仪器推出1．5A与3A系列低压降线性稳压器TPS74xxx。该系列高精度器件在线路、负载及温度变化条件下的稳压误差仅为1％。方便易用的LDO能够充分满足各种高电流应用的排序要求，如电信、笔记本以及服务器等采用FPGA与TI数字信号处理器的应用。     

0.25 μm BiCMOS差分式光电转换器

设计了一款0.25 μm BiCMOS差分光电转换器,包括光电转换和运算放大电路两部分.设计过程中首先采取改进电路结构、优化器件参数的措施,以实现高速宽带低功耗的设计目标;然后确定了运算放大器的版图尺寸,各运放的芯片面积均为0.45 mm×0.32 mm;最后对所设计的转换器进行了仿真和硬件电路实验.结果表明,所设计转换器的光电流随入射光功率增加呈指数规律增大的趋势;运放电路可采用3.0～5.0 V电源供电,-3 dB带宽达到76.3 kHz,功耗约89 mW,而传输时延只有15.4 ns,因此特别适用于高性能光纤通信系统中.     

一种基于0.18μm SiGe BiCMOS工艺的高线性混频器

设计了一种低本振驱动的高线性混频器,重点关注混频器的线性度性能和本振驱动功率问题.混频器的核心电路结构包含比较器,本振驱动器,双平衡无源混频器和带隙基准电路.为了提供本振信号通路的单端转差分功能,以及减小混频器对本振驱动功率的要求,引入比较器和本振驱动器,并采用双平衡无源混频器提供良好的线性度.采用0.18μm的SiGe双极兼容互补金属氧化物半导体(BiCMOS)工艺,同时支持上变频和下变频功能.实测结果表明,射频端口可覆盖6～18 GHz频段的信号,中频端口可覆盖0～6 GHz频段的信号;下变频时和上变频时的变频损耗典型值分别为-10.0 dB和-9.8 dB;IIP3在工作频段内的最大值分别为23.0 dBm和23.4 dBm;功耗为500 mW.在实现高线性度混频器的基础上,减小了输入本振功率的需求,提高了高线性混频器的实用性.     

一种高精度BiCMOS带隙基准电压源的实现

在对传统的带隙基准电压源电路分析和总结的基础上,提出了一种基于BiCMOS工艺的,新颖的自偏压共源共栅电流镜结构的高精度带隙基准电压源,利用cadence软件对其进行仿真验证,结果证明了该带隙基准电压源具有低温度系数和高电源电压抑制比,目前在PWM中有着良好的应用前景。     

LDO线性稳压器结构的改进

通过改进传统电路结构,设计出了一种低压差线性稳压器。通过解决系统上电所带来的一些问题,达到了低功耗的设计目的。给出了带隙基准源和误差放大器等关键电路的设计方法,采用和舰0．35μ mCMOS工艺模型Spice进行了仿真,验证了设计的正确性。     

一种带软启动电路的带隙基准电压源的实现

文章提出了一种带软启动电路的带隙基准电压源电路，设计基于0．5μm 2P3M BiCMOS Process．并使用了低压共源共栅电流镜结构减少了对电源电压的依赖，消除了精度与余度之间的矛盾，同时还增加了软启动电路．从而减少了基准电路在启动时的电流，保护了电路的正常启动工作。并用HL50S—S3．1S．lib库文件对HSPICE进行了仿真，其电源抑制比PSRR大约为-78．9dB。     

一种BiCMOS低压差线性稳压器的设计

设计了一种低压差线性稳压器,对其结构原理进行了分析,并用0．6μmBiCMOS工艺进行模拟验证。Hspice模拟结果表明在输出负载电流为150mA,温度为25℃,输入电压为4．3V时压差为120mV,输出噪声74．2pVRMs,静态电流只有15．43pA,而待机工作模式静态电流小于0．04pA。体现其具有低功耗、低噪声的优点,且该稳压器可工作在3．45～10V电源电压范围,并有过温保护和限流保护功能。     

两种低压高速BiCMOS开关电流存储器

为了提高数字通信电路的速度,设计了两种BiCMOS开关电流存储器.设计过程中在电路的关键部位配置有限的双极型晶体管(BJT),但在电路的主体部分则设置MOS器件.推导出了存储电路的传输延迟时间估算式,优选了元器件参数,并采取了提速措施.进行了仿真试验和硬件电路实验.结果表明,所设计的两种开关电流存储器在低电源电压(VDD)为2.6～4.0V时,综合性能指标--时延-功耗积DP比CMOS存储电路AD585平均降低了约18.8pJ,特别适用于低压高速数字通信系统.     

基于0.13μm CMOS的WiFi功率放大器设计

基于TSMC 0.13 μm CMOS工艺,设计了一款适用于无线保真(WiFi)收发机的发射端、工作在2.4 GHz且增益可控的三级级联功率放大器.驱动级采用单管结构,后两级采用共源共栅(MOSFET)结构.利用调节共源共栅晶体管栅极的电容来改变栅极电压的相位,进而弥补了共源共栅结构的劣势,增加了整个系统的线性度和增益.另外,使用外部数字信号控制每级偏置的大小来适应不同的输出需求.整个结构采用电源电压:第一级为1.8V,后两级为3.3V,芯片面积为1.93 mm×1.4 mm.利用Candence Spectre RF软件工具对所设计的功率放大器进行仿真.结果表明,在2.4 GHz的工作频点,功率放大器的饱和输出功率为24.9 dBm,最大功率附加效率为22％,小信号增益达到28 dB.