GIS与RS系统集成研究

RS信息具有周期动态性、信息丰富、获取效率高等优势,而GIS则具有高效的空间数据管理和灵活的空间数据综合分析能力,但两者均有一定的局限性。随着GIS技术和RS技术的发展,人们迫切希望能够将RS的强大的图像处理与GIS强大的空间分析等结合起来,解决日益复杂的环境问题,因此,GIS与RS的系统集成问题成为关注的热点。本文通过综合分析GIS与RS系统集成现状,探讨GIS与RS系统集成的技术方法、关键问题和方式。随着对地观测技术的发展,以RS为核心,融入GIS功能的系统集成已成为当前发展的主要趋势。     

基于数据流的仿真系统联调方法研究

在大型作战仿真系统的联调测试过程中,采取何种联调测试方案,将直接关系到系统集成的成败.数据流是驱动仿真运行的重要原动力,通过对数据流本质的分析,针对作战仿真系统的联调测试需求,提出了一套基于数据流的联调测试思想,定制了系统联调的规则和数据互通的评判等级,通过联调方法的实际应用,完成了一个大型仿真的系统联调工作.     

基于RS码的跳频信号发生器的设计

为了得到具有最佳跳频性能的跳频图案,采用RS码作为跳频序列,控制DDS产生各种频率正弦波。RS跳频序列具有非重复且汉明相关性能好的特性,能够使跳频信号产生最大的跳频增益。相比传统跳频序列,RS跳频序列不存在频率滞留问题。直接数字频率合成器DDS具有许多直接式频率合成技术DS和问接式频率合成技术IS所不具备的优点,如具有极高的频率分辨率和极短的频率转换时间等。文中给出了跳频信号发生器的设计方案,使用MATLAB仿真验证了该方案的可行性。     

LTE标准下Turbo码编译码器的集成设计

针对固定码长Turbo码适应性差的缺点,以LTE为应用背景,提出了一种帧长可配置的Turbo编译码器的FPGA实现方案。该设计可以依据具体的信道环境和速率要求调节信息帧长,平衡译码性能和系统时延。方案采用"自顶向下"的设计思想和"自底而上"的实现方法,对Turbo编译码系统模块化设计后优化统一,经时序仿真验证后下载配置到Altera公司Stratix III系列的EP3SL150F1152C2N中。测试结果表明,系统运行稳健可靠,并具有良好的移植性;集成化一体设计,为LTE标准下Turbo码ASIC的开发提供了参考。     

西藏地区IT系统集成的设计与实施特点

胡志刚 信息产业部电子第二十八研究所，南京欣网视讯科技股份有限公司 210014本文基于在西藏的多年工作经验，就西藏大型IT系统集成的设计与实施特点进行归纳总结，并从硬件环境设计．软件系统设计和系统实施三个方面进行对比分析，提出可供借鉴的建议，以期能够对有志于西部大开发的设备制造商．系统集成商和IT系统建设者有所帮助．     

基于DDE的GIS系统集成技术

作者结合正在从事的GIS开发项目，主要介绍了以MapInfo为GIS开发平台，VB为系统开发前台，基于DDE的GIS系统的集成技术。     

基于XML的Web系统集成

随着Internet上的信息量的迅速增加，Web系统集成已经成为越来越迫切的工作，XML是Internet数据表示和数据交换新的标准，正是XML的特性使得基于其的Web系统集成成为可能，从而更好地服务用户，该文以“上海高校网络图书馆”为实例，对Web系统集成进行了详细的阐述。     

基于FPGA的高速RS译码器设计

提出了一种基于RiBM算法的RS(255,223)高速译码器设计方案,并采用FPGA和VerilogHDL实现了该译码器。译码器采用三级流水线结构实现,其中关键方程求解模块采用RiBM算法,具有译码速度快、占用硬件资源少等优点。仿真结果验证了该译码器设计方案的有效性和可行性。     

集成电控模块的自动化设计系统研究

分析了集成电控模块产品所面临的问题，开发了集成CAD／CAE软件功能的设计系统，详细介绍了系统各模块的功能；研究了面向自动化的系统集成的关键技术，并通过实验结果与仿真结果相对比，证实了系统能够在自动化分析的基础上得到正确的结果，有利于改进设计，缩短设计周期。     

基于SOPC的边界扫描测试控制器IP核设计

在研究边界扫描数字电路测试技术标准IEEE1149.1的基础上,采用SOPC设计技术,用FPGA设计实现了一款基于Avalon总线的边界扫描测试总线控制IP核,与其它复用IP核可形成以NIOS Ⅱ处理器为核心的通用数字电路边界扫描测试控制器,该控制器产生符合IEEE1149.1标准的测试信号控制被测边界扫描系统,进行各种边界扫描测试;该IP核的成功设计,为基于边界扫描的电子系统机内自测试系统的实现,奠定了坚实的应用基础。     

基于FPGA的OFDM发射机设计

OFDM技术已经成为未来无线通信的关键技术,其发射机必须具有强大的计算能力,因此使用FPGA来完成OFDM发射机设计已成大势所趋。对整个OFDM系统参数和帧结构进行全面设计的基础上,用FPGA芯片具体实现。采用数字时钟管理器,乒乓RAM等方式提高系统运行的可靠性,并选用最优的IP核参数来减少硬件资源的占用。测试结果表明该方案占用芯片资源较少,速度较快,可靠性较高,具有广阔的应用前景。     

基于FPGA的PCI总线目标接口IP核的设计

在芯片设计中采用IP(intellectual property)技术是IC设计发展到SOC时代的必然选择,建立IP库能为以后的设计节省大量的人力,提高设计效率.基于这样的思想,针对PCI接口使用的广泛性,讨论了基于FPGA的PCI总线目标接口IP核的设计技术.从PCI协议的介绍、总体设计思路、各功能模块设计、电路仿真等角度对IP核的设计方法进行了介绍,并着重介绍了状态机的设计.仿真的结果表明,该IP核在功能和时序上符合PCI技术规范,达到了预定的目标.     

基于Wishbone总线的CRC32 IP核的设计

针对基于异或阵列实现的8bit CRC32硬件计算模块资源占用大、实测计算效率低的问题,设计了表格驱动的32bit CRC32硬件计算模块,并封装为wishbone总线接口的IP核,该IP核在Altera FPGA上实测计算效率是快速软件算法的15倍。     

USB 1.1主机控制器IP核设计与实现

首先给出了USB主机控制器的设计原理、模块划分及每个模块的功能。然后说明了该IP核在Modelsim SE中的功能仿真和FPGA验证环境。     

基于SOC/IP的智能传感器设计研究

提出了基于SOC/IP的智能传感器的设计方法.在分析传感器IP功能复用基础上,设计了构成智能传感器芯片的数据采集、信号处理、数据通信、人机界面、任务调度等一系列IP核模块.通过在FPGA及ARM7微处理器上的硬件实现仿真,验证了设计方法的正确性.利用IP功能复用,只需重新设置任务调度IP核,就能设计出用于各种传感器的智能化片上系统,构成智能传感器.     

弹性体工件在线检测系统中视频预处理IP核设计

为了能够实时地检测弹性体工件的缺陷和尺寸,设计并实现了一种基于处理器局部总线(PLB)的视频预处理IP核。对IP核所采用的结构、卷积运算的硬件实现进行研究。用System Generator工具设计LOG滤波器,最终在现场可编程门阵列(FPGA)上实现边缘检测算法。实验结果表明:与传统用软件实现边缘检测算法的方法相比,用IP核实现时间大幅减少,仅为40ms,满足弹性体工件在线检测系统中实时预处理视频的要求。     

可编程外设接口IP的设计

介绍的8位可编程外设接口(PPI)IP的设计，就在概要介绍该PPI基本功能的基础上，详细描述了该PPI电路的控制通路和数据通路设计，电路的功能仿真，综合，以及验证等过程．设计的后仿真波形以及FPGA验证结果表明，该IP核能满足Intel8155H和8255A芯片的功能和时序要求，而且可以根据应用需求进行载剪，方便的用于所需的系统设计中。     

基于SJA1000IP核的CAN总线通信系统

分析了CAN总线控制器的工作原理,以SJA1000为模型,提出基于SOPC技术的CAN总线控制器的设计方案,并完成SJA1000IP核的设计;完成了在Altera的CycloneIII型FPGA芯片上集成微处理器核、SJA1000IP核、数据RAM、程序ROM为一体的完整CAN总线通信系统的设计。实验结果验证了SJA1000IP核设计方案的合理性。     

基于龙芯IP核SoC芯片的FPGA验证技术研究

阐述了片上系统(SoC)设计的发展情况和现场可编程门阵列(FPGA)的独特优势,为基于龙芯I号处理器IP核的SoC设计了FPGA验证平台,并介绍了怎样利用该平台进行软硬件协同设计、SoC系统移植、IP核验证和运行实时操作系统。