MCS-51与FPGA/CPLD总线接口逻辑设计

设计一种基于MCS-51单片机与FPGA/CPLD的总线接口逻辑电路,实现单片机与可编程逻辑器件数据与控制信息的可靠通信,使可编程逻辑器件与单片机相结合,优势互补,组成灵活的、软硬件都可现场编程的控制系统.设计中采用VHDL语言,实现MCS-51单片机与FPGA/CPLD的总线接口逻辑设计.实验表明,该总线接口逻辑电路工作稳定、可靠,使MCS-51单片机与FPGA/CPLD能够完美结合.     

单片机与FPGA/CPLD总线接口逻辑设计

设计一种基于MCS-51单片机与FPGA/CPLD的总线接口逻辑,实现单片机与可编程逻辑器件数据与控制信息的可靠通信,使可编程逻辑器件与单片机相结合,优势互补,组成灵活的、软硬件都可现场编程的控制系统.在设计中采用VHDL语言,实现MCS-51单片机与FPGA/CPLD的总线接口逻辑设计.试验表明,该总线接口逻辑工作稳定、可靠,使MCS-51单片机与FPGA/CPLD能够完美结合.     

基于FPGA的视频图像采集及监控系统设计

本文介绍了一种采用FPGA实现视频图像采集与处理的技术.并对视频系统的四个主要组成部分--视频图像采集、存储、监视处理算法和视频显示输出进行了较为详细的讨论.系统采用了IP核模块的设计方法.主要用VHDL语言进行逻辑设计,运用了软硬件协同设计技术.实验结果表明,该系统充分发挥了FPGA器件的并行特性,显著提高了图像处理速度.并运用基于聚类的视频图像目标识别算法,较好地实现了动态图像的实时监视、识别和报警.     

基于Xilinx ISE平台的FPGA电路设计

Xilinx ISE集成综合环境是Xilinx公司的现场可编程逻辑器件数字电路开发工具集。其集成的工具可以使设计人员方便的完成CPLD/FPGA数字电路开发全过程。通过设计一个微指令控制的计算单元,描述基于ISE平台使用VHDL语言进行FPGA电路设计的原理和方法。     

基于FPGA的数字频率计VHDL软件实现方法

运用VHDL在FPGA/CPLD器件上实现一种数字频率计测频系统,分析了数字频率计软件构成结构,并对其中的测频控制信号发生器电路进行了VHDL软件编程实现。     

基于CPLD/FPGA的半整数分频器的设计

简要介绍了CPLD/FPGA器件的特点和应用范围,并以分频比为2.5和1.5的分频器的设计为例,介绍了在MaxPlusII开发软件下,利用VHDL硬件描述语言以及原理图的输入方式来设计数字逻辑电路的过程和方法。该设计具有结构简单、实现方便、便于系统升级的特点。     

基于现场可编程门阵列的分频器的设计

现场可编程门阵列FPGA是近年来迅速发展的可编程ASIC器件,介绍了FPGA的特点和应用范围,并用FPGA设计不同频率和同频率不同相位的分频器,其中FPGA采用VHDL语言编写。现场可编程门阵列(FPGA)是近年来迅速发展起来的,一种可编程ASIC器件,本文介绍了特征和FPGA和FPGA设计了一种使用不同频率的分频器,采用VHDL语言进行编写。     

基于CPLD的TDI/CCD图像传感器驱动时序设计

提出了基于CPLD(复杂可编程逻辑器件)实现TDI/CCD(时间延时积分、电荷耦合器件)驱动电路的方法。选用Altera公司的MAX7000AE系列CPLD作为硬件设计平台,运用VHDL语言对驱动时序进行硬件描述,采用QuartusII对所设计的驱动时序发生器进行了仿真。测量与仿真结果证明是可行的。     

基于FPGA的视频监测系统

以FPGA为核心芯片的视频监测系统,结合MAX+PLUSII介绍了用VHDL进行的FPGA设计,实现对视频信号的实时监测。详细描述了对图像静止的判断,并指出了在FPGA设计过程中应注意的问题。     

基于复杂可编程逻辑器件的DRAM控制器的设计与实现

本文介绍了一种用复杂可编程逻辑器件（CPLD）设计DRAM控制器的设计方法,并采用VHDL语言编程实现。     

基于FPGA的小型微光视频图像增强处理系统

为微光视频图像的实时增强设计了一套可应用于空间狭小环境中的小型化处理系统。以FPGA为系统核心,并使用CPLD对系统进行配置,简化了系统设计,使处理系统硬件更加紧凑,运行更加可靠;还给出了系统主要功能模块的实现方法。在微光视频图像系统中应用,使图像增强效果明显。     

A real-time versatile roadway path extraction and tracking on an FPGA platform

This paper presents an algorithm for roadway path extraction and tracking and its implementation in a Field Programmable Gate Array (FPGA) device. The implementation is particularly suitable for use as a core component of a Lane Departure Warning (LDW) system, which requires high-performance digital image processing as well as low-cost semiconductor devices, appropriate for the high volume production of the automotive market. The FPGA technology proved to be a proper platform to meet these two contrasting requirements. The proposed algorithm is specifically designed to be completely embedded in FPGA hardware to process wide VGA resolution video sequences at 30 frames per second. The main contributions of this work lie in (i) the proper selection, customization and integration of the main functions for road extraction and tracking to cope with the addressed application, and (ii) the subsequent FPGA hardware implementation as a modular architecture of specialized blocks. Experiments on real road scenario video sequences running on the FPGA device illustrate the good performance of the proposed system prototype and its ability to adapt to varying common roadway conditions, without the need for a per-installation calibration procedure.     

基于FPGA的视频图像高速处理技术——在钢轨动态检测中的应用

高速图像处理可用软件和硬件两种方案实现。软件方案成本低,灵活,但速度慢;硬件方案速度高,不够灵活且成本高。现场可编程门阵列(FPGA)正好能解决这一矛盾。介绍了一种基于FPGA的视频图像高速处理技术,它被成功地用于钢轨断面图像的实时动态监测系统中。该系统采用了投票表决算法,用VHDL语言(超高速集成电路硬件描述语言)编程,采用多语言协同仿真技术(FLI)。结果表明,该系统充分发挥了FPGA器件的并行特性,显著提高了图像处理速度,达到了动态监测的实时性要求。     

基于CPLD的正交编码信号采集和处理

介绍一种采用复杂可编程逻辑器件(CPLD)对正交编码信号采集和处理的设计.为提高光电增量编码器的解码精度,以CPLD为控制核心,设计信号采集、信号处理和硬件驱动3个模块.采用VHDL硬件描述语言设计信号处理模块,将其划分为滤波器、鉴相倍频器、计数器,并进行仿真和实验验证.结果表明该设计运行稳定、反馈精度高、可靠性强,分辨率可达0.09°.     

基于VHDL与ECS的CA-D6驱动时序设计

简要介绍了高帧频摄像头CA-D6的图像传感器IA-D6的工作原理,分析了高帧频摄像头CA-D6采集图像的驱动工作时序。分析比较了进行时序设计的几种常用方法,着重介绍了如何利用XILINX综合工具ISE的两种输入设计方法VHDL（可视化硬件描述语言）和ECS（原理图编辑器）相结合来设计以及实现高帧频摄像头CA-D6的驱动时序,并给出了时序仿真结果。该设计已被应用到课题之中。     

基于FPGA/CPLD和VHDL语言的交通灯控制系统设计

用VHDL语言设计交通灯控制系统,并在MAX+PLUSII系统对FPGA/CPLD芯片进行下载,由于生成的是集成化的数字电路,没有传统设计中的接线问题,所以故障率低、可靠性高,而且体积小。体现了EDA技术在数字电路设计中的优越性。     

基于VHDL的复杂电路的P—T算法模型

When we design electric circuit with the hardware describe language VHDL,if the control of the electriccircuit is more than to calculate ,we can design electric circuit as a controller which is based on multiplexer and is di-vided into the space part and the time part. Electric circuit is synthesized and form CPLD or FPGA circuit by adjusting the P-T arithmetic model. We explain this method by designing the controller of CPU as a example.     

应用于图象融合的高集成度视频信号采集系统

为配合多波段图象实时融合系统的研制，设计和开发了高速、高集成度，并具有广泛通用性的前端视频信号采集系统。该系统的设计和开发采用了专用视频解码芯片和大规模可编程逻辑器件（EPLD）以及VHDL语言。系统具有集成度高、可靠性好、性能优良、体积小、接口简单、采样参数在线可编程修改等特点。其应用于多波段图象采集和融合系统中，作为前端图象采集部分取得了良好的效果。同时，该设计也可作为前端图象采集部分用于其他图象处理系统中。