基于NOIS处理器的定制硬件技术研究

基于系统级FPGA的SOPC嵌入式设计特点,采用SOPC Builder设计工具可以有选择地将处理器、存储器、I/O等系统设计所需的IP组件集成到FPGA器件上,也可以通过自定义用户逻辑集成到FPGA器件上,从而构建高效SOC。本文分析了嵌入式处理器NOIS软核特性,并给出了基于NOIS内核的SOPC软硬件开发流程和自定义用户逻辑的软硬件设计过程。     

基于NiosII的数字视频系统设计

介绍基于NiosⅡ的数字视频系统的实现方案。本设计利用Altera公司最新的SoPC（可编程片上系统）解决方案——以NiosⅡ嵌入式软核处理器为核心,实现数字视频系统。文中介绍系统硬件结构和功能,硬件系统程序编写和软件实现程序编写。与传统的FPGA设计方案相比,该方案可提高系统性能,降低软件开发成本和硬件实现风险,具有灵活性、高效性和低成本的特点。     

基于SoPC的嵌入式多功能仪器接口协议转换器设计

基于SoPC技术和嵌入式系统,利用NiosⅡ软核处理器的优异性能和软硬件协同设计的方法完成了GPIB、UART和USB接口协议转换器的设计,实现了程控仪器接口GPIB与主控计算机RS-232、USB接口之间的转换。     

基于NiosⅡ的音频信号分析仪设计

文中研究了一种基于傅立叶变换和Nios软核控制器的硬件音频信号分析方法,并构成一种音频信号分析仪。该仪器通过Avalon—ST总线有效的把FFT IP核与Nios软核处理器有机的结合起来,在FPGA芯片上配置NiosⅡ软核处理器和相关的接口模块来实现嵌入式系统的主要硬件结构,该结构使得软件和硬件集成到一片可编程逻辑器件平台上,使设计同时获得软件的灵活性以及硬件的高性能优势。设计中,在AlteraEP2C35系列FPGA芯片中嵌入NiosⅡ软核处理器,使之集成在一片FPGA上,开发效率高、灵活性强,能较好地满足的市场需求。     

基于NiosⅡ的智能多接口片上系统设计

设计了一种基于NiosⅡ处理器的片上系统(SoC),集成了NiosⅡ处理器IP、PCI接口IP、网络接口IP以及基于Wishbone总线的串行接口IP核、CAN接口IP核等。系统具有可重配置、可扩展、灵活、兼容性高、功耗低等优点,适合于片上系统开发与应用。本设计使用Verilog HDL硬件描述语言在QuartusⅡ环境下进行IP软核设计、综合、布局布线,在Model Sim下完成功能、时序仿真,在SoPC下完成系统的定制与集成,在NiosⅡ IDE环境下完成片上系统软件程序的开发,最后在FPGA器件上实现了智能多接口功能的片上系统。     

SOPC设计中的用户自定义逻辑

SOPC是Altera公司提出的一种灵活、高效的片上系统设计方案，它可以有选择地将处理器、存储器、I／O等系统设计需要的组件集成到一个PLD器件上。但是为了构建一个高效的片上系统，用户需要面向应用的IP组件。IP组件可以由供应商提供，或者是用户自定义。在SOPC设计中可方便地加入用户自定义逻辑，而用户自定义逻辑具有灵活性、紧耦合性、高效率、低功耗等特性，使SOPC设计的优越性得以充分体现。该文简要介绍了SOPC设计架构，然后通过一个实例，详细介绍了SOPC设计中用户自定义逻辑的实现方法和效果。     

基于μClinux的SoPC应用系统设计

随着芯片技术的发展,SoPC成为嵌入式系统设计的一个发展趋势,不同于桌面操作系统,嵌入式操作系统需根据特定的嵌入式应用及不同的处理器而进行移植和裁剪,文章采用SoPC技术实现一个UART串行口和以太网接口的转换器,具体给出加载μClinux到基于软核处理器Nios的SoPC系统中的方法和步骤,并基于μClinux开发了应用程序。     

基于 NiosII 的音频信号分析仪设计

文中研究了一种基于傅立叶变换和 Nios 软核控制器的硬件音频信号分析方法,并构成一种音频信号分析仪.该仪器通过 Avalon-ST 总线有效的把 FFT IP 核与 Nios 软核处理器有机的结合起来,在 FPGA 芯片上配置 NiosII 软核处理器和相关的接口模块来实现嵌入式系统的主要硬件结构,该结构使得软件和硬件集成到一片可编程逻辑器件平台上,使设计同时获得软件的灵活性以及硬件的高性能优势.设计中,在 Altera EP2C35系列 FPGA 芯片中嵌入 NiosII 软核处理器,使之集成在一片 FPGA 上,开发效率高、灵活性强,能较好地满足的市场需求     

基于NIOS的SOPC设计

SOPC是Altera公司提出的一种灵活、高效的片上系统设计方案。它将处理器、存储器、I／O口等系统设计需要的组件集成到一个PLD器件上，构建成一个可编程的片上系统。NIOS是Altera公司开发的可进行SOPC设计的处理器软核。通过一个实例，详细介绍了如何在Excalibur平台上实现一个基于NIOS的SOPC设计。     

基于SoPC的实时视频处理与显示设计

介绍了一种采用SoPC技术,适用于光照度不够均匀造成图像灰度过于集中环境下的视频处理与显示设计。该系统基于FPGA技术,通过将NiosⅡ软核处理器、用户自定义逻辑模块、存储器、I/O等集成到单块低成本的FPGA上,实现对解码芯片SAA7113H的初始化及配置、视频图像灰度信号直方图统计以及灰度均衡化的实时处理与显示。其设计灵活、可靠性高,并且降低了成本和功耗。     

基于FPGA的多软核图像处理系统设计

介绍以图像处理为应用背景、基于FPGA芯片建立的多软核系统设计。系统中包含两个Nios II软核处理器和两个用于进行图像颜色空间转换的CSC MegaCore IP核。两个NiosII软核处理器共享程序存储器、数据存储器及启动存储器。在硬件设计方面,CSC MegaCore IP作为外围组件通过一个自定义的接口控制器连接到以Nios II软核处理器为核心的SoPC系统中。在软件设计方面,运行在每个Nios II软核处理器上的程序通过硬件Mutex核协调对共享数据存储器的访问。     

基于SoPC的实时边缘检测系统研究

一种基于SoPC嵌入式单片解决方案的实时边缘检测系统,利用FPGA片上逻辑资源实现了对640×512大小的动态8 bit灰度图像的实时边缘检测运算,并利用片内NiosⅡ处理器对系统进行控制。分析了系统组成、工作原理、性能数据处理算法及实现过程。     

基于SoPC的神经网络速度控制器的实现

一种基于 SoPC 的神经网络速度控制器的设计方案。速度控制器采用神经网络参数辨识自适应控制,以现场可编程门阵列(FPGA)为硬件平台,用 Nios Ⅱ软核处理器作为上位机,实现一个完整的速度控制器的片上可编程系统(SoPC)。实验结果表明,该控制系统能够满足现代速度控制系统高速度、高精度的要求。     

基于SoPC的1553B-PCI桥接通信模块设计

提出了一种基于Altera SoPC技术的总线桥接通信模块设计方法,完成1553B总线到PCI总线的桥接功能。在Altera FPGA平台上,自主设计了1553B总线控制模块,由Altera提供的IP核生成PCI总线控制模块,通过NiosII处理器完成总线数据交互。整个系统仅由一块FPGA和1553B总线的通信驱动电路组成,实现了系统的最小化设计。     

基于SoPC的低应变反射波检测系统

提出了一种基于核心处理单元为Altera NiosⅡ的SoPC的智能低应变反射波检测系统。介绍了低应变反射波检测法,探讨了系统具体的软硬件设计。系统的主要目的是使复杂电子系统可在单块FPGA上实现,该系统在基桩完整性检测中具有广阔的应用前景,并能通过适当改进,应用于其他工程检测中。     

BCH编译码器的FPGA设计及SoPC验证

针对NAND Flash应用,完成了并行化BCH编译码器硬件设计。采用寄存器传输级硬件描述语言,利用LFSR电路、计算伴随式、求解关键方程、Chien搜索算法等技术方法完成了BCH编译码算法在FPGA上的硬件实现。相比于传统串行实现方案,采用并行化实现提高了编译码器的速度。搭建了基于SoPC技术的嵌入式验证平台,在Nios处理器的控制下能快速高效地完成对BCH编译码算法的验证,具有测试环境可配置、测试向量覆盖率高、测试流程智能化的特点。     

基于SoPC的SD卡控制器IP核的设计

针对目前在嵌入式平台中使用SD卡控制器专用芯片价格昂贵、软件模拟SPI时序控制读写速度较慢的问题,提出了一种基于SoPC技术的SD卡控制器IP核设计的架构方案.采用VHDL语言设计SD卡控制器IP核,利用自定义模块技术将其添加到SoPC中,利用Nios Ⅱ IDE编写SD卡的基础读写驱动软件并移植μC/FS文件系统,实...     

基于SoPC的智能监控卡设计与实现

针对机载机电管理计算机传统监控板卡智能化不高、集成度低的缺点,介绍了一种基于s0PC（SystemonProgram-mableChip）方案实现的智能监控卡。该卡使用FPGA内嵌的PPC处理器管理本地各种资源,主机通过PCI接口完成与PPC处理器的指令及数据交互。在FPGA片内集成了多个成熟IP产品,提高了系统集成度,缩短了产品开发周期。着重阐述了FPGA核心电路的系统架构设计、各功能模块的逻辑设计与实现、软硬件协同验证等。实际的系统测试表明该产品具有功能丰富、集成度高、扩展性强的特点。