基于FPGA的中频信号采集系统的设计

为了方便实现试飞试验过程中的试验和分析,利用大多机载设备都设计预留的模拟中频监测输出口,根据软件无线电的设计思想,设计实现了基于FPGA的机载设备中频信号采集系统.系统以FPGA器件Cyclone Ⅱ EP2C35F672I8作为核心处理芯片,利用单片FPGA实现了高速数据流的数据缓存、高速数据存储以及CPCI总线数据...     

基于FPGA的多功能图像处理系统设计

采用FPGA取代计算机实现高分辨率图像的采集、处理和显示可以解决图像采集速度慢和图像品质低的问题。实现了视频信号的采集、存储、反馈控制传感器、图像增强以及液晶显示.详细介绍了系统硬件组成结构,并分析其硬件原理.FPGA具有易擦写和逻辑规模大的特点.处理结果可以通过串口、USB口和上位机通讯并且可以实现板上大容量存储.系统具有集成度高、应用度广、使用灵活等特点.     

一种基于FPGA的数字延迟器的设计与实现

摘 要：延迟器在广播电视等领域用途十分广泛,文中利用FPGA芯片EP2C70F672C8设计并实现一种数字延迟器,模拟信号经AD转换后,通过乒乓读写操作送入2片SRAM芯片进行存储,然后送DA转换器恢复出延迟后的模拟信号,调节SRAM的存储深度,可以对模拟信号实现不同的延迟时间。实际测试表明,该延迟器延迟步进精度可达20ns,最大延迟时间可达5.2ms。     

基于 FPGA 的图像目标提取系统设计

为了获取感兴趣区域的图像并减小图像传输压力,设计了一套基于FPGA结合SDRAM的图像目标提取系统。首先由FPGA驱动LUPA4000图像探测器工作输出图像,然后将整帧图像乒乓存入SDRAM中,同时将图像送入FPGA,应用目标提取算法获取感兴趣区域的坐标,最后结合坐标信息读取SDRAM中的目标图像进行存储与显示。实验结果表明,LUPA4000以15 f/s(帧/秒)输出图像时,系统能够完成对目标图像的提取。整个系统性能稳定可靠、实时性强,具有较好的通用性。     

基于FPGA的数字信号传输性能分析仪设计

数字信号传输性能分析是通信领域的一项重要技术,文中以FPGA(可编程逻辑门阵列)作为主控制器,设计一套数字信号传输性能分析仪。系统采用FPGA实现信号发生器,通过搭建外部电路模拟信道,从信号中提取时钟,分析数字信号的信道传输特性。其中FPGA产生m序列,实现曼彻斯特编码输出,并采用低通滤波器模拟信道,通过锁相环技术实现时钟提取,最终接入示波器观察眼图,实现数字信号传输性能的分析。实际测试结果良好,可以实现基本码型的输出、信道的模拟和时钟的提取,具有一定的实用价值。     

基于FPGA的多路并行PCM数据收发模块的设计

在自动测试系统中,为了实现多路并行PCM数据的同时接收与处理,设计了一种以FPGA为主控制核心的并行数据收发模块,该模块实现了隔离RS422接口电路设计,双通道并行PCM数据的接收,隔离分档电压输出等。并行数据收发的逻辑设计,采用乒乓操作的思想轮流通过单通道回传给上位机,由软件对数据进行分包检验处理。经过多次的实际测试验证每路PCM数据的传输速率可达1MB/s,在保证合理性以及可靠性的前提下,相对于单通道数据的传输在速率上有了大幅提高。     

基于FPGA的图像高速去雾实时系统设计实现

雾霾使光照条件恶劣,导致采集的视频图像失真.为了解决这个问题,本文采用Altera公司的Cyclone IV系列现场可编程门阵列(Field-Programmable Gate Array,FPGA)芯片作为核心,设计了支持多种分辨率的图像高速去雾实时系统.通过RAM的乒乓操作缓存高速数据流,并利用流水线处理的优势实现了限制对比度自适应直方图均衡化(Contrast Limit-ed Adaptive His-togram Equalization,CLAHE)算法的流程.实验结果表明,该系统能处理高达75 帧/秒的视频图像,具有良好的实时去雾功能.     

一种基于FPGA的神经网络的实现

本文介绍了一种用FPGA实现神经网络的方法。它利用FPGA器件的可重构计算特性，把BP算法分成三个执行阶段并顺序配置到FPGA中执行。这种方法有效地提高了FPGA硬件资源的利用率     

基于FPGA的液晶显示接口设计

在研究了SED1520的特性及控制命令字的基础上，利用FPGA的EAB单元及LPM兆功能生成片上ROM，并用VHDL语言编制了液晶显示接口程序，同时给出了一个液晶显示接口设计的硬件原理图及软件程序。     

基于FPGA的数字摄像机输出视频DVI显示

从硬件电路设计和EDA设计两个方面,介绍了一种基于FPGA的Camera Link接口数字摄像机输出视频DVI显示的实现方法.从系统的硬件电路入手,介绍了硬件电路的系统设计原理和各组成部分;重点介绍了FPGA内部各模块的划分、实现,包括Camera Link接口模块、前端FIFO控制模块、SDRAM控制模块、乒乓操作控...     

基于FPGA的多路声呐信号采集卡的设计

介绍了声呐技术及其应用,并根据声呐特性选择设计使用的功能芯片.较为详细地阐述了用FPGA实现多路声呐信号的模数转换和SRAM乒乓存储.最后给出FPGA各功能模块仿真图.     

某宽带一维成像系统的FPGA设计技巧

宽带一维成像系统的关键技术是超大时宽带宽积信号的数字脉压。为了在有限的硬件资源上实现超大时宽带宽积信号的数字脉压，本文提出了一种采用提高FPGA处理时钟，降低数据率，有效使用乒乓操作及合理利用串行处理和并行处理等处理手段的设计方法，该方法不仅降低了设计成本，更重要的是，它解决了两个或多个处理器在时钟上不能完全同步的问题。     

基于FPGA的液晶显示接口设计

为了解决CPU处理速度快,而液晶显示模块处理速度慢的矛盾,提高系统的运行的速度。利用FPGA以及异步FIFO的IP核实现液晶显示接口。在CPU和液晶模块之间建立一个FIFO缓冲区。同时根据液晶模块控制的流程设计了一个有限状态机,对液晶的数据命令信号进行控制,满足液晶模块读写的时序,实现了液晶模块控制命令以及显示数据的正确写入。测试结果表明,整个接口设计实现方式简单,可靠。     

基于FPGA的飞行模拟器通信接口设计

在飞行模拟器的设计中,为了使数据能够快速有效地在飞行模拟器的各个模块之间进行高速传递,提出了一种使用FPGA作为CAN总线节点结构中的核心处理器的设计方法,并完成了飞行模拟器通信接口的软硬件设计.采用Verilog HDL进行编程,能够完成对SJA1000总线控制器的有效读写.实际测试表明,相较于单片机作为处理器,本设计可扩展性好,易于修改和移植,能降低模拟器成本.     

基于FPGA的航空总线协议接口设计

MIL-STD-1553B是一种应用广泛的航空总线协议,针对总线协议控制器基本依赖于进口专用器件现状,提出了以Xilinx公司Virtex-Ⅱ ProFPGA为核心实现航空总线协议接口的系统设计方案。采用SoPC技术,将PowerPC405硬核处理器与总线接口逻辑集成在一片FPGA上,从而使系统集成度高、扩展性强。通过测试表明,系统工作稳定可靠,满足1553B总线协议标准。     

YUV分离的两种FPGA实现

速度与面积的互换一直是基于FPGA设计中的一个不变的主题,在此介绍了两种YUV分离的FPGA的实现方式：基于面积的实现和基于速度的实现。前者仅用一片双口RAM串行,实现了YUV分离数据的输出;后者利用流水线的思想,基于两片双口RAM之间的乒乓操作,完成了模块的设计。通过Verilog HDL对两种方法进行了实现,并利用ModelSim完成了模块仿真。通过对比发现,二者各有优势：前者消耗硬件资源与面积较后者有很大改进;后者对提高整体系统实时性具有重大意义。因此,两种实现方式从两个角度为YUV的分离存储提供了可行的解决方案。