平衡式光接收模块的性能分析

模拟通信要求高的载噪比低失真 ,平衡式光接收模块既可对信号进行放大 ,又可改善非线性失真 ,本文研究了其工作原理 ,详细分析了平衡式光接收模块的性能     

水汽造成的光模块接收光功率波动失效模式

光模块的接收光功率波动是一种常见的失效现象。对一次生产常温测试中接收光功率波动造成的模块闪断故障进行分析,经过一系列试验验证,发现该故障的失效模式与以往常见的不同,并非由器件或软件故障造成,而是由水汽造成的光路异常导致。该失效模式的发现,揭示了一种新的ROSA适配器设计风险,对研发设计和可靠性验证有重要指导意义。     

具有双路输出的高速超宽带光接收模块的研究

研制了一种高速超宽带光接收模块.该模块由交流信号和直流信号两路输出组成:交流部分采用了集成的PIN-TIA组件以及宽带微波放大器,交流光电转换的响应度达到了1 500V/W,上升时间缩短至82 ps,即带宽达到4.2 GHz;直流部分由PIN探测器和跨阻放大器组成,直流光电转换的响应度达到了1 500 V/W.文章重点介绍了系统的设计方案、工作原理、参数设计以及特性曲线分析,并且对测试得到的主要参数进行了总结分析.     

SDH光接收模块及其接口电路的高速板设计

SDH光接收模块具有高速高增益的特点,电路板设计的好坏是模块的性能指标能否实现的关键环节之一。为此,本文结合光接收模块的制作,从多个方面对高速板设计技术进行了详细的分析。并在充分运用高速板设计方法的基础上研制出高灵敏度小型化SDH光接收模块。     

高速光突发模式接收机设计

介绍了一种高速光突发模式接收机.其中整形电路采用直流耦合跨阻抗前馈式结构,突发同步恢复电路采用一种新颖的固定相位调节振荡器.仿真表明:在速率为1.25Gb/s、误码率BER≤10-9时,接收灵敏度为25dBm,动态范围可高达24 dB,并且可在10ps之内建立比特同步.     

HFDⅢ型光接收放大模块

本文介绍了HFDⅢ型光接收模块的内部电路框图、工作原理、外形尺寸和主要技术指标,并举例说明其使用方法。     

高速液晶光阀驱动电路设计

为了提高PDLC液晶光阀的响应速度，需要对液晶光阀进行高速电路驱动。文章通过大量电路试验分析证明，提出一种单臂半H桥的驱动方法。它有效地减小了PDLC液晶光阀驱动RC的充放电时间，实现其高速驱动。     

试论HFC网络光接收机的极限接收光功率

HFC网络下行光接收机的接收灵敏度受光接收机的散粒噪声限制。当接收光功率降低时，试图采用降低光接收机前置放大器的热噪声来提高载噪比的方法是行不通的。     

PIN型2.5 Gb/s光接收组件的研制

本文详细阐述了 2 .5 Gb/ s光接收组件中 PIN- PD与前置放大器的匹配对器件性能的影响 ,并给出了 PSPICE软件仿真和实验测试结果。实测此类光接收组件在 2 .5 Gb/ s码率工作时的接收灵敏度可达到 - 2 5 d Bm (BER=1× 10 - 1 1 )。此产品可用于 SDH STM- 16光传输系统中。     

基于FPGA的高速采样电路设计与测试

提出利用Xilinx公司新一代现场可编程门阵列(FPGA)-Virtex5芯片对超高速模数转换器ADC08D1500的控制和数据处理方法.实现了ADC08D1500高速稳定的工作和高速被采信号的降速处理,以解决工程中系统采样速率和采样精度问题.详细介绍了布线制板需要注意的特殊问题,最后给出了通过chipscope软件得到的被采信号图,结果显示ADC08D1500性能出色具有高于6.5bit有效位数.设计在工程实践中已经得到使用,并取得了良好的效果.     

一种高速片上互连接收电路设计

在片上通信领域,随着片上系统(SOC)以及片上网络(NOC)的发展以及集成核数的增加,全局互连成为片上设计性能与功耗瓶颈.低摆幅互连是一种兼顾高传输率和低能耗设计,它主要由发送电路和接收电路两部分构成.本文提出一种基于TSMC 90nm工艺的接收电路,适用于低摆幅的全局互连.该接收电路结构包括一种改进的灵敏放大器和模拟型判决反馈均衡器,用于消除传输线造成的码间串扰.电路在双时钟沿工作,传输率提升一倍.所设计的接收电路与相关结构相比,性能与单位能耗相当,但平均功耗有较大优势.     

高速光接收机前端的研究

本文从理论上分析了并联电感和串联电感对ＰＩＮ－ＦＥＴ前瑞的作用，证明谐振电感可以有效地抑制ＦＥＴ热噪声的影响，在１．０～１．５ＧＨｚ频率范围内得到接近由量子散粒噪声决定的极限灵敏度。在实验上制作了ＧＨｚ级高速光接收机前端，并用微波网络分析仪测试了前端的频率响应。测试结果与理论分析基本相符。     

A Novel High Speed Optical Burst-Mode Receiver

A 1.25Gb/s optical burst-mode receiver with a feed-forward Reset-signal generation circuit （RSGC） is described in this paper. It employs a varactor in the top-hold circuit to reduce preamble time and peak detect error; a delay circuit is used to shorten guard time; and two NOR gates is used to eliminate noise in the guard time as well. Using these techniques, both preamble time and guard time can be minimized to 20ns and 140ns respectively.     

光采样电路的设计与研究

随着社会的发展,如何节约电能成为关注的热点,相应地出现了各种智能照明系统,即方便了人们的使用,也节约了能量,而智能照明系统的核心模块是光采样电路。论文在研究了光采样技术的基础上,对光敏电阻、光电池、光电三极管所构成的光采样电路进行了实测分析,最终选择硅光电池作为光电检测器件,设计了一款高线性度的光采样电路。经实测,该模块可以对光照度113-3200LUX的亮度进行检测,输出电压范围为0.22-3.3V,可以直接与51单片机的A/D接口进行通信,可以应用在多种智能照明系统中,具有一定的实用价值。     

单片集成CMOS光接收前端电路设计

文中采用SMIC 0.18μm CMOS工艺设计了适用于芯片间光互连的的接收机前端放大电路,将跨阻放大器(TIA)和限幅放大器(LA)集成于同一块芯片中.跨阻放大器采用调制型共源共栅(RGC)结构来提高其带宽,限幅放大器采用二阶有源反馈结构和有源电感负载来获得高的增益带宽积.整个接收机前端放大电路具有85dB中频增益,-3dB带宽为4.36GHz.芯片的面积为1mm×0.7mm,在1.8V电源电压下功耗为144mW.     

基于FPGA的高速电路设计与仿真

现代数字信号处理从视频扩展到了中频甚至射频,针对要求信号处理的处理速度越来越高、传输速率越来越快等特点,给出了一款使用高性能FPGA、DAC以及经先进的PCB设计工具设计、仿真的高速信号处理模块,实现了对高速信号的实时接收和处理。     

高速光收发模块的设计

光纤通信系统正不断向高速、大容量发展,稳定的光收发电路成为保证系统工作的关键,针对系统的发展要求,总结了高速光收发电路的制作特点;研究设计了2．5Gb／s光收发电路,并将其应用在激光器和接收设备动态特性的测试实验。     

基于PCI总线的雷达视频高速数据采集接口设计

采用Altera公司的FPGA及其PCI接口芯片PCI9054实现了现代雷达视频的高速数据采集接口.在介绍PCI9054接口控制器的基础上给出一种通用的高速数据采集接口设计,并提出一种新的包括PCI9054存储器映射传输操作的设计.经测试证明,该接口的数据采集速率能稳定地达到200 Mb/s.     

一种高速低功耗LVDS接收器电路的设计

介绍了LVDS系统链路结构及数据传输原理,分析了LVDS标准对接收器电路的需求,文中基于65 nm 数字CMOS工艺设计,实现了一种高速低功耗LVDS接收器电路。仿真结果表明,在2.5 V电源电压工作下,该LVDS接收器具有2 Gbit·s^-1的数据传输速率,平均功耗为3 mW。