低功耗动态三值CMOS D触发器设计

低功耗设计在当前超大规模集成电路中越来越重要，本文以一种没有直流功耗．具有完全电压摆幅的低功耗动态CMOS三值反相器作为基础。结合简单三值差分逻辑（STDL）的结构．设计了一种低功耗动态三值CMOS D触发器．该触发器能很好地实现动态D触发器的逻辑功能．并且具有结构简单、芯片面积小、时钟简单等优点．Pspice模拟表明所设计的触发器还具有速度快、功耗低的优点．它比二值动态TSPCL D触发器节省近35%的能耗．     

基于钟控神经MOS管的多值双边沿D触发器设计

通过对钟控神经MOS管特性和冗余抑制技术的研究,提出了一种新型多值双边沿D触发器的设计方案．该方案利用钟控神经MOS管多输入栅加权信号控制、浮栅上的电容耦合效应及具有对浮栅进行初始化并将数据保存在浮栅上等特性,实现D触发器的多值输出．与传统触发器相比较,此多值触发器不但减少时钟冗余信号,降低电路功耗,提高电路效率,而且无需改变电路的结构就可实现不同基的多值D触发器．最后,采用0．25μm CMOS工艺,利用PSPICE模拟验证了所设计的电路具有正确的逻辑功能,并与相同功能多值D触发器比较,多值双边沿D触发器具有明显的低功耗特性．     

基于多阈值技术的低功耗D触发器设计

目前CMOS电路中,漏电流功耗已经成为不可忽视的部分.降低电路漏电流功耗的一种有效方法是采用多阈值电路技术.根据多阈值电路设计原理,电路的关键路径采用低阈值晶体管,以保证电路的性能;非关键路径采用高阈值晶体管,以降低电路的漏电流功耗.对于触发器来说,其对时钟的响应部分是一个关键路径,而对信号的响应部分是非关键路径.本文据此设计了一种新型低功耗D触发器--多阈值与非门保持型D触发器.该电路结构简单,降低了电路漏电流功耗,并且当输入保持不变时,时钟信号不作用于内部结点,使内部结点电压保持不变,这进一步降低了电路的功耗.模拟结果表明所设计的D触发器跟传统的D触发器相比,可节省近25%的功耗.     

基于门控技术的低功耗串行比较器

通过对低位先比串行数值比较器和高位先比串行数值比较器的设计及分析，证明了应用门控时钟技术设计的时序电路具有明显的低功耗特性，PSPICE模拟结果证明了基于门控技术设计的电路能有效地降低电路的功耗，并保持正确的逻辑功能。     

基于多β晶体管的三值全功能触发器及其应用

本文在分析多β晶体管工作原理的基础上,提出了利用多β晶体管结合ECL构成三值开关,并以此为基础设计了三值D型锁存器和三值主从型D触发器．本文还设计了三值全功能触发器,并讨论了三值全功能触发器的逻辑功能及其激励函数,最后应用全功能触发器对时序电路的实例进行了设计,实例设计表明应用该触发器可以简化电路结构,提高电路的工作速度．     

基于CNFET的三值脉冲式D触发器设计

通过对脉冲式时序电路的研究,利用多值开关信号理论,设计基于碳纳米场效应晶体管的单边沿和双边沿三值脉冲式D触发器.该方案利用CNFET高速低功耗特征,结合多值逻辑电路的开关运算,简化函数表达式,优化电路结构,减少晶体管数量,达到了降低功耗的目的.经过HSPICE仿真结果表明,所设计的三值脉冲式D触发器具有正确的逻辑功能和低功耗特性.     

基于绝热多米诺逻辑的三值移位寄存器设计

通过对三值移位寄存器和绝热多米诺电路的研究,提出了一种具有左移右移并入并出功能的三值绝热多米诺移位寄存器的设计方案.首先根据开关信号理论设计了具有复位功能的三值绝热多米诺D触发器,实现寄存器移位寄存功能;然后设计了具有数据选择功能的T运算电路,此电路具有3种切换功能;最后在此基础上进一步设计了4位三值绝热多米诺移位寄存器,实现三值绝热多米诺移位寄存器的级联.经HSPICE仿真验证,所设计的电路具有正确的逻辑功能及显著的低功耗特性.     

采用组合时钟的异步时序‘电路分析和设计

本文根据电路中采用的触发器的不同敏感沿,提出采用组合时钟的异步时序电路的设计和分析方法.     

基于MOS-NDR负阻器件的D触发器设计

负阻器件由于在电流 电压特性曲线中表现出独特的负微分电阻特性,从而大大增加了单个器件所能实现的逻辑功能.如果将其用于数字逻辑电路设计,尤其是触发器的设计,可有效减少器件的数目.通过分析CMOS工艺负阻器件MOS-NDR及单双稳态转换逻辑单元MOBILE的工作特性,设计了一个时钟上升沿触发的D触发器.采用TSMC 0.18 μm工艺对所设计的电路进行HSPICE仿真,仿真结果表明所设计的电路具有正确的逻辑功能.与基于MOS-NDR负阻器件的同类触发器相比,新设计的D触发器具有更稳健的输出和较强的抗干扰能力     

互补对偶结构的三值ECL锁存器设计

在分析发射极耦合逻辑(ECL)电路的互补对偶特性基础上,指出了差分对的两个开关变量的不独立性及互补对偶特性,并设计了互补对偶结构的ECL三值D型锁存器.这种新型的D型锁存器电路比传统电路具有更简单的电路结构.它的输出是互补的双轨三值输出系统.应用这种新型锁存器设计的D触发器及时序电路将具有更简单的电路结构.     

三值绝热门控串行数值比较器设计

通过对数值比较器、多值逻辑电路和绝热电路工作原理及结构的研究,提出一种新型的三值绝热门控高位先行串行数值比较器设计方案.该方案利用电路三要素理论,分别推导出构成三值绝热门控串行数值比较器的三值绝热文字电路和一位三值绝热数值比较器的元件级函数表达式及相应的电路结构.PSPCIE模拟结果表明,所设计的电路逻辑功能正确,具有绝热电路能量恢复的特点,将其与传统三值CMOS高位先行串行比较器相比,平均节省功耗约90%.     

基于近似计算技术的FPRM逻辑功耗优化

提出了一种基于近似计算技术的FPRM逻辑功耗优化的算法, 该算法包括基于信号概率和跳变密度的固定极性Reed-Muller(Fixed Polarity Reed-Muller, FPRM)函数动态功耗模型, 基于遗传算法的以功耗优化为导向的RM逻辑极性搜索方法, 以及利用双锐积运算的RM逻辑错误率计算方法. 在错误率的约束下, 通过有选择性地删减部分乘积项, 实现功耗优化. 提出的算法用C语言实现, 并用MCNC Benchmark电路测试. 结果表明: 与原始FPRM电路功耗相比, 在平均错误率为3.21％时, 电路动态功耗平均减少了22.77％.     

2-4混值/8值绝热加减法计数器开关级设计

通过对8值逻辑编码技术、绝热电路和加减法计数器工作原理及结构的研究,提出带进位/借位的2-4混值/8值绝热加减法计数器设计方案.首先,该方案以开关信号理论为指导,分别推导出2-4混值/8值触发型绝热正循环门和进位/借位电路的开关级结构式,然后利用多阈值NMOS管和交叉存贮结构实现相应电路,并在此基础上实现带进位/借位的2-4混值/8值加减法计数器.最后,PSPICE模拟验证所设计的电路具有正确的逻辑功能,在55.6 MHz工作频率下,与常规CMOS 2-4混值/8值加减法计数器相比,节省功耗约95%.     

基于MCML的高性能三值D型触发器的设计

MCML电路由于具有高速低摆幅、抗干扰能力强、在高频下比传统CMOS电路功耗更低等优点,越来越受到广泛关注.通过分析二值MCML电路的设计方法,引入与参考电压进行比较的思路,设计了一种结构简单的新型高性能三值D型触发器.采用TSMC 180 nm工艺,使用HSPICE进行模拟.结果表明,所设计的触发器不仅具有正确的逻辑功能,工作频率达到10 GHz,平均D-Q延时和PDP也比传统CMOS三值触发器有明显降低,且随着工作频率的上升,PDP不断下降,适合于高速和高工作频率的应用.     

基于模拟退火遗传算法的三值FPRM电路功耗优化

在三值FPRM(Fixed-Polarity Reed-Muller)逻辑函数中,n变量函数有3ⁿ个固定极性.针对不同极性下FPRM电路功耗不同的特点,研究了三值FPRM逻辑表达式,提出一种基于模拟退火遗传算法的三值FPRM电路功耗优化方法.首先,根据三值逻辑函数表达式和开关信号传递理论,建立三值FPRM电路功耗估计模型;再利用模拟退火遗传算法对三值FPRM电路进行功耗最佳极性搜索,得到了功耗最低的FPRM电路;最后对13个MCNC Benchmark电路进行仿真.结果表明:与0极性相比,搜索到的最佳极性功耗平均节省了73.98%.     

MCML/TG混合结构与三值T门和三值Dlatch电路设计

在深入分析MCML和TG的电路特点后,提出将2种结构结合起来进行数字电路设计的思路.该混合结构主要由MCML和TG共同构成,MCML结构产生控制信号,TG进行信号的传输.并以三值T门和三值D锁存器电路为例,验证了这种设计思路的可行性.通过Hspice软件,采用TSMC 0.18 μm CMOS工艺,供电电压1.8 V,对所设计的电路进行仿真,分析结果表明：电路逻辑功能正确;输入输出高低电平一致,具有较好的电压兼容性;功耗保持MCML结构的优势,基本与频率无关;与传统的CMOS电路相比,取得了较大的延迟优化.     

基于XOR门的静态逻辑电路功耗优化技术

提出了一种新的基于XOR门的静态逻辑电路功耗优化技术.通过极性转换,可迅速得到基于XOR门的静态逻辑电路的最优结构,达到优化功耗的目的.实验结果表明,本文提出的算法在功耗节省方面比其他同类算法更有效.     

基于互补型SET的通用阈值逻辑门设计

与MOS管相比,单电子晶体管(SET)具有超低功耗、超高集成度等优点,被认为是可能取代MOS管的新一代量子器件的主要竞争者.在简要介绍SET特性及通用阈值逻辑门(UTLG)的基础上,沿用CMOS逻辑电路的设计思想,提出了功能强大的基于互补型SET的三变量UTLG实现方案.利用一个UTLG辅之少量门电路就可实现全部256个三变量逻辑函数.通过实例说明了利用查表设计进行UTLG综合的过程.对所设计的SET电路进行了Pspice仿真,结果表明,基于SET的UTLG以及用UTLG实现的全比较器均具有正确的逻辑功能.