基于AD9516的宽带高动态数字中频系统采样时钟设计与应用

数字中频系统中高速ADC、DAC对采样时钟有着很高的要求,对此设计了一种新的基于AD9516的CDMA2000数字中频系统采样时钟合成方案.本文在提出该数字中频系统硬件方案的基础上,介绍了AD9516芯片及其在本系统中的具体应用,给出了MCU与AD9516数据通信方式和芯片主要寄存器配置内容,且详细分析了时钟相位噪声和时钟抖动的测试方法.最终在对基于此时钟方案制作出来的数字中频系统PCB板仔细调试之后,测试了时钟相噪与抖动以及整个系统SNR,整体指标达到设计要求.     

时钟抖动对光纤接入数字中频系统的影响分析

本文根据光纤接入数字中频系统的时钟使用情况,分析了时钟抖动对ADC和锁相环性能影响的原理,讲述了锁相环的基本原理和相噪优化方式,最后给出采用双环锁相环来完成去抖和时钟分发的解决方案。     

高速ADC的低抖动时钟设计

本文首先分析了采样时钟抖动对ADC信噪比性能的影响,然后指出产生时种抖动的原因,最后给出了两种实用的低抖动采样时钟产生方案:基于低相位噪声VCO(压控振荡器)的可变采样时钟的产生及基于极低相位噪声温度补偿晶振的非可变采样时钟的产生。     

相位噪声测量在时钟偏斜测试中的应用

随着系统数据速率的提高,时钟抖动分析的需求也在与日俱增.在高速数据链路中,时钟分配器的时钟偏斜会影响系统的整体性能.分析了相位噪声和时钟抖动的对应关系,通过时域到频域的转换,实现了时钟偏斜参数的高精度测量.以一款时钟分配器为例,进行了实际测试验证.     

时钟抖动对A/D变换器采样性能的影响

时钟抖动时是影响ADC性能指标的重要因素。本文首先给出了时钟抖动和相位噪声的定义,并分析了二者之间的换算关系;然后给出了时钟抖动对A/D变换器的影响;最后结合某工程中的实测数据验证了时钟抖动对A/D变换器性能的影响。     

时钟抖动对ADC性能的影响分析

时钟的孔径抖动是影响ADC动态性能的重要因素。分析了时钟抖动对ADC动态性能的影响,并对时钟抖动与相位噪声的关系进行了论述,给出了时钟抖动与相位噪声之间的换算方法,对于正确选择ADC的采样时钟具有指导意义。     

中频数字信号处理系统中采样时刻抖动特性分析

中频数字信号处理系统中,采样时刻抖动是决定系统功能成败与指标好坏的关键。文章中分析了采样时刻抖动对中频数字信号处理系统信噪比的影响,并给出了比以往文章中更准确的计算公式;分析了采样时刻抖动的形成因素,并介绍了采样时刻抖动的测量和计算方法。该方法可以直接利用采样系统实施ps级的抖动测量,不需要特殊仪器设备。     

采样时钟抖动、相噪与输出SNR关系研究

射频数字化技术是软件无线电接收机理想实现形式,并随着高速、高分辨ADC技术的飞速发展在雷达、通信、电子战领域得到了广泛的应用。由于采样时钟对射频信号的卷积效应和采样折叠效应,采样时钟的性能将直接决定输出信号的SNR。文章对射频数字化采样时钟抖动、相位噪声与输出SNR关系进行了研究、仿真和试验,给出了不同应用场合和需求下时钟对抖动、相位噪声的要求,可用于指导射频数字化采样时钟的设计。     

基于FPGA的OFDM系统数字中频设计

主要讨论了OFDM(正交频分复用)系统中使用数字中频的优点、在发射机和接收机中的实现方案.重点叙述了数字中频中两个关键模块NcO(数控振荡器)和成型滤波器在FPGA(现场可编程门阵列)中的设计.在NCO的设计过程中采用有效、简便的方法一查表法;成型滤波器使用了固定系数的有限冲击响应滤波器.介绍了使用分布式运算法和CSD(典范带符号)方法设计成型滤波器的原理,分析了数字量化误差.     

时钟抖动和相位噪声对数据采集的影响

随着采样频率和A/D变换器位数的增加,时钟抖动和相位噪声对数据采集系统性能的影响更加显著.从相位噪声的双边带功率谱密度出发,详细分析了相位噪声和周期间抖动之间的联系,指出了相位噪声的不同频段对周期间抖动的影响,讨论了数据采集信噪比与时钟抖动和相位噪声之间的关系;并通过仿真给予定量的计算,对时钟源和数据采集系统的设计提供了一些建议;最后,利用某雷达数据采集系统进行实验,给出了相关实验结果.     

时钟抖动对中频线性调频采样及脉冲压缩影响的研究

时钟抖动是模数转换过程中影响信号信噪比的最主要因素之一。该文从时域连续信号角度出发,按照高斯随机过程模型,分析了时钟抖动对基带和中频线性调频信号信噪比的影响并给出了近似公式。结合量化噪声的影响,可定量计算影响信噪比各因素之间的关系。仿真结果表明适用于模数转换后所得离散数字信号信噪比计算。合成孔径雷达经过脉冲压缩得到图像,为了抑制旁瓣需要使用窗函数加权,分析了时钟抖动在加窗前后对脉冲压缩时峰值旁瓣比和积分旁瓣比的影响。最后讨论了一些减小时钟抖动的具体措施。     

利用PLL减小时钟前沿抖动的研究

针对通信系统数字信号处理中的时钟前沿抖动问题,给出时钟时域抖动和漂移的定义。在推导时域抖动和频域相位噪声关系式的基础上,对时钟的前沿抖动进行了测量和分析,指出偏离载波远端的相位噪声是构成抖动的主要因素。研究通过窄带锁相环(PLL)提纯时钟的方法,给出了提纯PLL的具体设计过程中主要环路参数:阻尼系数ξ和自然角频率ωn的选取和计算过程,说明设计过程中的注意事项。实现了对高抖动时钟信号的提纯。     

Residual Phase Noise and Time Jitters of Single-Chip Digital Frequency Dividers

In this paper, we demonstrate the residual phase noise of a few microwave frequency dividers which usually limit the performance of frequency synthesizers. In order to compare these dividers under different operation frequencies, we calculate additional time jitters of these dividers by using the measured phase noise. The time jitters are various from~0.1 fs to 43 fs in a bandwidth from 1 Hz to 100 Hz in dependent of models and operation frequencies. The HMC series frequency dividers exhibit outstanding performance for high operation frequencies, and the time jitters can be sub-fs. The time jitters of SP8401, MC10EP139, and MC100LVEL34 are comparable or even below that of HMC series for low operation frequencies.     

复接系统定时的数字提取技术及其性能

本文介绍了复接系统中数字定时提取电路的原理和结构,分析了数字定时提取电路输出定时的抖动特性,包括抖动幅度和抖动频率。同时,本文还分析了数字定时提取在数字复接系统中的应用,以及其对复接系统性能的影响,并给出实验结果     

数字电视传输系统中PCR抖动的校正分析与实现

在MPEG-2标准的基础上,分析了PCR在数字电视传输系统中产生抖动的原因和校正的方法.同时在基于DMB-T的数字电视传输系统中用硬件实现了PCR校正单元,并通过对实际采集到的数据的分析,给出了PGR校正的效果.     

基于DDS的低相噪频率综合源设计

分析了相位累加器截断、波形ROM有限字长、DAC等对直接数字频率合成器(DDS)相位噪声的影响，得出了DDS芯片本身对输出信号相位噪声影响很小的结论。给出了采用AD9854芯片构成的低相噪频率综合源的硬件组成以及系统实测的相位噪声、杂散技术指标。     

基于FPGA技术的数字中频系统的设计

在数字中频的理论基础上,研究了数字中频的FPGA实现技术。包括NCO混频器、多速率信号处理(抽取和内插)模块、FIR滤波器模块在FPGA上的实现方式和结构。然后对数字中频系统中的各个模块利用MATLAB和DSP Builder进行了仿真,并使用QuartusⅡ编程实现。通过在软件上仿真数字中频系统,验证了本设计方案的正确性和可行性。     

基于单比特采样的IR-UWB系统采样抖动性能分析

研究了基于单比特采样接收的IR—UWB系统中采样抖动对性能的影响。论文给出了采样抖动的简化分析模型,推导了AWGN信道下全精度采样系统和单比特采样系统的误码率理论解。论文通过仿真实验验证了理论分析的正确性,并分析比较了全精度采样系统、单比特采样系统在AWCN信道与多径衰落信道下的抗采样抖动性能及其原因。     

基于软件无线电的中频数字化直扩系统的设计与实现

本文根据直接序列扩频原理,给出了一种基于软件无线电思想的中频数字化直扩系统的设计方案,并采用可编程数字器件实现。实验结果表明该方法达到了设计要求,并具有良好的通用性和灵活性。     

数字中频化扩频基带系统设计与实现

本文基于数字中频化理论,利用DSP/FPGA集成设计并实现了超高速扩频通信系统的基带部分,给出了跳频器、跳频序列、快速住同步、跳频图案同步、跳频信号解调等扩频通信系统关键技术的集成化创新设计,给出了基于数字中频化架构的发射/接收系统的详细软/硬件集成架构设计及关键核心模块设计方案,最后给出系统同步通信的实测结果.