硅栅CMOS集成电路测试图形的研究

本文介绍了用于硅栅CMOSIC园片级工艺诊断和可靠性监控的微电子测试图形。重点论述了(1)用于检测漏、源及多晶硅薄层电阻和因扩散及腐蚀引起的横向变化量的组合结构,(2)用于监测CMOSIC动态参数的结构设计及其对工艺的评价。     

利用微电子测试图形研究CMOS IC的锁定效应

体硅CMOS IC内不可避免地存在着寄生pnpn四层结构,在一定条件下,导致器件闭锁失效.本文结合专门用于研究CMOSIC内锁定的微电子测试图形,对以设计、工艺制备的一系列组合测试结构,进行测试,并对锁定现象作对比分析,提出了优化设计的途径.     

利用微电子测试图形研究CMOS IC的锁定效应

体硅 CMOS IC 内不可避免地存在着寄生 pnpn 四层结构,在一定条件下,导致器件闭锁失效。本文结合专门用于研究 CMOS IC 内锁定的微电子测试图形,对以设计、工艺制备的一系列组合测试结构,进行测试,并对锁定现象作对比分析,提出了优化设计的途径。     

硅栅MOS结构Poly—Si／SiO2界面研究

利用俄歇电子能谱，二次离子质谱等表面分析手段，对硅栅ＭＯＳ结构Ｐｏｌｙ－Ｓｉ／ＳｉＯ２界面进行分析，发现该界面不是突变的，存在着成份过渡区，根据多晶硅薄膜的成核理论，确定该过渡区形成的物理起源，利用Ｆｏｗｌｅｒ－Ｎｏｒｄｈｅｉｍ隧道发射和“幸运电子”模型，定量分析过渡区对氧化层电导和器件热电子注入效应的影响。     

结合奇偶测试的大规模集成电路征兆测试

征兆测试是一种高效简捷的电路测试方法。该文提出一种适用于大规模集成电路的测试方法——组合征兆测试法。利用这种方法,测试者可以通过穷举输入组合,使奇偶测试和征兆测试相结合,共同解决对大规模集成电路故障测试的难题。主要思想是:首先通过被测电路的奇偶性判断该电路的征兆测试法的可测性,对征兆测试法不可测的电路,引入高阶征兆测试的思想,使其成为高阶征兆测试法可测电路。结果表明:该方法在提高可测性的同时,还提高了电路征兆测试的测试效率和故障覆盖率。通过对一些基准电路和常用电路的测试验证了该方法的实用性。     

用于双极型工艺认证的微电子测试图形研究

本文提出一种用于科学地评价双极型半导体器件(npn或pnp晶体管)工艺水平的微电子测试图形。该测试图形由物理分析及工艺参数测试结构、器件参数测试结构等部分组成,测试结构的探脚采用阵列式引出,适合2×N探卡进行探测。多数测试结构能用我们研制的微电子测试图形参数自动测试仪进行及数据处理。文中还给出利用本测试图形对工厂生产线工艺水平进行评估的实例。     

用于双极型工艺认证的微电子测试图形研究

本文提出一种用于科学地评价双极型半导体器件(npn或pnp晶体管)工艺水平的微电子测试图形。该测试图形由物理分析及工艺参数测试结构、器件参数测试结构等部分组成,测试结构的探脚采用阵列式引出,适合2×N探卡进行探测。多数测试结构能用我们研制的微电子测试图形参数自动测试仪进行及数据处理。文中还给出利用本测试图形对工厂生产线工艺水平进行评估的实例。     

硅栅等平面CMOS集成电路设计规则的研究及应用

本文根据Mead和Conway提出的NMOS集成电路设计规则理论及CMOS特点,提出了混合型设计规则概念及其在硅栅等平面CMOS工艺中的应用,给出其几何及电学设计规则的典型值以及根据此规则试制成功的CMOS环形振荡器、D触发器、运算放大器等集成电路的典型特性。最后,本文还建议了设计CMOS电路应采用的标准颜色及符号。     

一种易于线性压缩的测试图形生成方法

为解决VLSI测试中数据量大、功耗高和故障检测难等问题,提出一种易于线性压缩的测试图形生成方法(LCG法).与传统方法不同,LCG法先解析出一类每个向量内部具有线性关系的测试序列,这种线性关系是基于单输入变化序列的,构成的测试序列可有效地减少被测电路内部的开关活动.测试生成时只需搜索测试向量少量的位值,其他位的值按预定义的线性关系解析出,再通过故障模拟的方法确认测试图形.压缩后的测试图形为其少量位的内容,具有压缩率高、易于实现、功耗低和覆盖率高的特点.对ISCAS89中5个最大的基准电路的实验结果表明,LCG法在固定故障覆盖率大于96%的情况下,压缩率都在10倍以上,甚至可以达到100倍以上.     

具有图形组态功能的电弧快速光纤测试系统

研究开发了一整套新型二维光纤系统用于低压塑壳断路器(MCCB)开断过程电弧运动形态的测试。系统的软件部分采用观察者对象行为型设计模式，通过建立动态图元与实验数据之间的松散耦合实现了图形组态功能，增强了系统的适用性和灵活性，从而对MCCB中电弧运动形态进行有效地仿真分析。采用非均匀介质纤维透镜，在观察原理上解决了光纤测试系统观测区域重叠的问题。电路设计采用全硬件控制逻辑，使大量数据的同步实时高速采集过程不再受微处理器总线操作周期与容量的限制。实验结果表明，该系统能够有效地直接观测电弧的运动形态，为研究和提高塑壳断路器的开断性能提供了更为先进的精确测试手段。     

浅谈集成电路的测试技术

集成电路测试是保证集成电路质量、发展的关键手段。该文从集成电路测试的过程概述性地介绍了集成电路的测试技术和集成电路的自动测试系统。     

CMOS集成电路闩锁效应的形成机理和对抗措施研究

以反相器电路为例。介绍了CMOS集成电路的工艺结构；采用双端pnpn结结构模型，较为详细地分析了CMOS电路闩锁效应的形成机理；介绍了在电路版图级、工艺级和电路应用时如何采用各种有效的技术手段来避免、降低或消除闩锁的形成。这是CMOS集成电路得到广泛应用的根本保障。     

CMOS集成电路中闩锁效应的模拟

为了预测体硅OMOS电路中闩锁效应发生的条件,本文开发了一个改进的集总参数模型,以计算闩锁的维持特性与静态触发特性;提出了一个新的扩展电阻公式以代替费时的二维数值计算。模拟结果与实验数据吻合,对6微米工艺和等比例缩小的3微米工艺CMOS电路中的闩锁效应进行了计算和比较。     

附加外循环IC反应器在造纸废水中的启动研究

IC反应器是在UASB反应器的基础上发展起来的第三代高效厌氧反应器,它具有处理效率高,抗冲击能力强,能耗低,占地省等优点,拥有良好的产业化发展前景。通过采用强制外循环IC反应器完成了造纸废水的启动研究,在COD去除率维持在73%～75%之间,水力停留时间可缩短为3 h,COD容积负荷达25 kgCOD/m~3·d。     

CMOS集成电路设计中的功耗优化技术

对近年来发展起来的ＣＭＯＳ（互补型金属－氧化物－半导体）集成电路的各种低功耗设计方法进行了分析和比较。阐述了在电路级、逻辑级、寄存器传输级以及行为级。算法级和系统级等不同层次上的功耗优化的理论和方法,并且对在各个层次上功耗优化所能达到的功耗改善的极限以及可改进的潜力作了进一步的探讨。     

CMOS固定图形噪声分析及处理技术

为提高CMOS工作性能,根据CMOS像素单元的基本构成,对CMOS中引起固定图形噪声的原因进行了较完整的分析,给出了引起固定图形噪声的两个重要原因。根据引起固定图形噪声原因的各自特点,提出了两种常用的固定图形噪声处理技术,使得CMOS器件在实际应用中,为追上CCD传感器画质的性能,提供了理论基础和实践经验。     

关于日语片假名缩略语语形结构的探讨

考察片假名缩略语范畴，搜集片假名缩略语，探讨外来缩缩略语和混合词缩略语的语形结构，将外来缩略语从缩略形式上分为省略式和抽取式；由固有词、汉字词、外来语、罗马字进行造词的混合词缩略语分类概括为6种，进而分析片假名缩略语的语义获取与规范使用。