共查询到20条相似文献,搜索用时 0 毫秒
1.
2.
3.
互连线延时已成为制约大规模集成电路性能的瓶颈,而缓冲器插入能很好解决互连线延时。Van GinnekenfvGl算法是缓冲器插入互连时序优化的经典算法,针对此算法的3个主要操作过程进行改进,利用红黑树数据结构存储路由拓扑数据结构,缩短数据结构的更新访问时间;利用快速冗余判别和排序方法减小解方案数量和求解最优的复杂度。通过标准测试电路集ISCAS89中的电路对本文方法进行测试,测试结果表明,虽然随着电路规模增加,改进方法和传统方法运行时间都相应增加,但改进方法的优势更加明显;且随着缓冲器库规模的增加,其优势也越发明显,如只有一种缓冲器的缓冲器库,改进算法耗时为VG算法的73.28%,当有8种和20种缓冲器的缓冲器库时,耗时分别为VG算法的67.34%和63.05%。采用本文中的快速缓冲器插入算法,能有效缩短基于缓冲器插入的大规模互连时序优化时间。 相似文献
4.
基于精确时延模型考虑缓冲器插入的互连线优化算法 总被引:2,自引:0,他引:2
随着VLSI电路集成度增大和特征尺寸的不断减小,连线的寄生效应不可忽略,互连线的时延在电路总时延中占了很大的比例,成为决定电路性能的主要因素.在互连时延的优化技术中,缓冲器插入是最有效的减小连线时延的方法.本文提出了一个在精确时延模型下,在布线区域内给定一些可行的缓冲器插入位置,对两端线网进行拓扑优化,并同时插入缓冲器以优化时延的多项式时间实现内的算法.我们的算法不但可以实现时延的最小化,也可以在满足时延约束的条件下,最小化缓冲器的插入数目,从而避免不必要的面积和功耗的浪费. 相似文献
5.
6.
7.
8.
9.
10.
时钟延时及偏差最小化的缓冲器插入新算法 总被引:2,自引:0,他引:2
本文提出了以最小时钟延时和时钟偏差为目标的缓冲器插入新算法.基于Elmore延时模型,我们得到相邻缓冲器间的延时是缓冲器在时钟树中位置的凸函数.当缓冲器布局使所有缓冲器间延时函数具有相同导数值时,时钟延时达到最小;当所有源到各接收端点路径的延时函数值相等时,时钟偏差达到最小.对一棵给定的时钟树,我们在所有从源点到各接收端点路径上插入相同层数的缓冲器,通过优化缓冲器的位置实现时钟延时最小;通过调整缓冲器尺寸和增加缓冲器层数,实现时钟偏差最小. 相似文献
11.
12.
13.
本文提出了一种新的变比例到定比例(variable to fixed,VF)的CMOS串联缓冲器链的设计方法.这种VF的设计方法考虑了一个由倒相器组成的缓冲器链的初始输入波形斜率对其每一级时延的影响.同时,计算了倒相器的前馈电容对时延的影响.并着重研究了以上因素所导致的缓冲器链前几级的特殊性质,并据此提出了一个考虑初始波形的全局的倒相器链的优化方法.对每个倒相器的输出响应,我们提出了一组解析表达式.理论推导和SPICE的模拟证明,我们的VF设计方法是一个针对时延的最优解,面积相应较小.实验数据显示:与传统的常比例方法相比,可以节省6~10%的时延和30~70%的面积. 相似文献
14.
对优化超大规模集成(VLSI)缓立足点顺的功耗进行了研究,夺于驱动较大负载,在满足缓冲器延迟限度范围内实现系统功耗的最小化,是提高VLSI缓立足点顺性能的关键问题之一,文章发展了关于缓冲器信号延迟、功耗功间的关系,并给出了基于最小延 基础上缓立足点顺功耗的优化设计模型和方法。经SPICE模拟验证,该模型苛有效地降低系统功耗和提高系统工作性能,文章贪赃划合理和可行的。 相似文献
15.
16.
17.
SOC布图设计中的互连优化算法 总被引:2,自引:2,他引:0
使用Elmore时延模型,对二端连线的缓冲器插入方法进行了详细的讨论.给出了最小时延下,缓冲器的最佳数量和位置;同时给出了在一定时延约束条件下的缓冲器的最小数量及位置;并在典型的0 .18μm工艺参数条件下进行了测试.测试结果显示,缓冲器插入方法可以显著地减小线上的时延,而且缓冲器的数目将随着时延约束的放宽而迅速下降.当时延约束仅比最优时延多5 %时,插入的缓冲器数目就降到了最佳缓冲器数的70 %左右,这一结果对缓冲器插入算法具有普遍的指导意义. 相似文献
18.
19.
在Word97中可方便地插入各种对象,如日期、时间、图片、表格等。这些对象可以是Word97自带的,也可以是其它应用程序生成的。用一般插入方法插入的对象内容都变成Word文档的一部分,若插入的内容需要更改,必须和原来的Word文档一样进行修改。使用动态链接插入对象,当应用程序产生的数据源(源对象)发生变化时,会在Word97文档中反映出来,使对象得到及时更新。1插入可自动变化的时间、日期在Word97中可以插入系统当时的时间和日期,如作常量插入是不能更改的,插入动态可变的时间和日期,操作如下:(1)设置插入点;(2)单击“插入… 相似文献
20.