基带成形滤波器的FPGA实现

针对数字化基带成形滤波的信号处理特点,将截短的基带波形进行二维分解,得到成形滤波器的多相结构。通过对多相结构的分析,给出了一种较为精简实用的基于滤波器系数查询表模式的FPGA实现结构,该结构具有实现简单、占用资源少等特点。仿真结果表明,该结构完全可以达到实际应用的要求。     

新型数字化DVB-S系统发射端的FPGA实现

介绍了基于FPGA实现全数字化DVB-S系统发射端的实现原理和具体方法,其中主要包括信道编码、基带成形和数字QPSK调制,系统采用的数字QPSK调制技术,改变了以往因采用模拟技术进行QPSK调制而导致系统一致性和稳定性差的缺点,还给出了FPGA实验系统组成以及利用矢量分析仪测得的结果.     

一种FIR滤波器的FPGA实现

数字滤波是语音与图像处理和模式识别等应用中的一种基本的数字信号处理部件。文中提出了一种采用FPGA器件并利用窗函数实现线性FIR数字滤波器的方案,使用Xilinx公司的XCS10FPGS器件设计了一个8阶8位FIR滤波器,阶数和位数以及滤波器特性均可方便地更改。     

阶数可变的成形滤波器FPGA实现

成形滤波器是数字通信中核心模块之一。在通信信号设计中,由于信号的不同,相应的成形滤波器也不同,介绍了一种阶数可变的成形滤波器的实现方法。采用这种方法实现的成形滤波器具有很强的灵活性,可以针对不同基带成形波形、滤波器阶数等参数在系统中方便地修改。符合数字通信软件化的趋势,也将在软件无线电中得到广泛的应用。     

一种基于FPGA的图像中值滤波器的硬件实现

随着超大规模集成电路 (VLSI)技术的不断发展 ,图像的并行处理技术也得到飞速发展。现场可编程门阵列 (FPGA)是在专用集成电路 (ASIC)的基础上发展起来的一种可动态编程的器件 ,与其他中小规模集成电路相比 ,其优点主要在于它有很强的灵活性 ,即其内部的具体逻辑功能可以根据需要配置 ,对电路的修改和维护很方便 ,设计周期短 ,可重构 ,扩展性好等 ,特别适用于流水线方式的数据处理。文中以XILINX公司的XVC30 0 5BG35 2型FPGA芯片为平台构建图像中值滤波实时处理模块 ,并成功地实现了对一帧 1 2 8× 1 2 8× 8像素的灰度图像的滤波处理。     

基于FPGA的数字滤波器的设计与实现

提出了一种采用Altera公司开发的DSP Builder技术实现数字滤波器的设计方案。以一个16阶低通FIR数字滤波器,并采用状态机控制采样信号作为滤波器的输入信号,通过生成的.bsf文件设计系统的顶层电路,设计并完成了在联星科技的NC EDA 2000C实验箱上滤波器的软硬件仿真与验证。结果表明,电路工作正确可靠,能满足设计要求。     

一种基于FPGA节省资源实现FIR滤波器的设计方法

有限长脉冲响应（FIR）滤波器的结构决定了用现场可编程门阵列（FPGA）设计非常消耗触发器资源或存储器资源。以n阶滤波器为例,提出一种节省触发器和双口RAM的读写操作方法。通信系统应用仿真表明,与常规FIR滤波相比较,本文方法不仅滤波效果良好,而且大量减少乘法器和加法器数量,有效节省触发器和双口RAM。滤波器阶数越高,越节省资源。     

一种基于FPGA的FIR滤波器实现结构

提出了一种在FPGA中能灵活实现各种FIR滤波器的结构。该结构以使用流水线技术的高速乘法累加器(Multiple Accumulator,MAC)为核心,通过逻辑设计中时间-空间的互换,以最优的资源消耗来实现各种性能的FIR滤波器.最后以DVB-C系统中基带成形滤波器的设计实现为例与传统实现结构进行比较,结果表明此实现结构能灵活处理综合面积和速度的约束关系,具有更优的性价比.     

基于FPGA的IIR数字滤波器的实现

数字信号处理在科学和工程技术许多领域中得到广泛的应用,与FIR数字滤波器相比,IIR数字滤波器可以用较低的阶数获得较高的选择性,本文采用一种基于FPGA的IIR数字滤波器的设计方案,首先分析了IIR数字滤波器的原理及设计方法,然后通过MAX＋PLUSⅡ的设计平台,采用自顶向下的模块化设计思想将整个IIR数字滤波器分为：时序控制、延时、补码乘加和累加4个功能模块。分别对各模块采用VHDL进行描述后,进行了仿真和综合。仿真结果表明,本课题所设计的IIR数字滤波器运算速度较快,系数改变灵活,有较好的参考价值。     

多相滤波器组信道化接收机的FPGA仿真实现

软件无线电理论中的信道化接收机理论在多信号同时提取及降低采样率方面具有独到的优势,不仅有利于后续处理,而且还能实现工作频段的全概率接收。本文在该理论的基础上,应用AL-TERA公司DSP开发工具dspbuilder在现场可编程门阵列(FPGA)实现了一个四信道的信道化接收机,取得了良好的性能。     

Design of DVB-C System's Coder Based on FPGA

基于欧洲标准的数字电视通信系统,介绍了DVB-C系统硬件的实现方法,并介绍了DVB-C系统编码器的构造,提出基于FPGA的DVB-C编码器的实现方案,对其中的每个构成模块做了介绍.该设计方案符合DVB -C标准,并给出了整个编码器的仿真结果.     

DVB-C解交织器的FPGA实现

本文分析了卷积交织和解交织的基本原理,然后采用Altera的FPGA器件,用RAM分区循环移位法来实现解交织器。无论从理论上,还是从计算机仿真和综合结果上来分析,都可以看出用这种方法来实现DVB-C解交织器能有效地节省硬件资源。     

基于FPGA的数字复接系统帧同步器设计与实现

介绍了应用FPGA技术进行帧同步器设计的实现原理、系统框图及设计中需要注意的问题，给出了用VHDL描述的几个模块的源代码。     

用FPGA在数字电视系统中进行级联编码

本文介绍了串型级联编码的原理，以及它在数字电视地面传输系统中的应用，通过FPGA设计电路实现编码过程，最后说明串型级联编码的应用优越性。     

基于FPGA的便携式直扩通信系统设计与实现

本文研究了一种便携式扩频系统的实现方案。该方案基于软件无线电原理。具体讨论了系统的参数设定,给出了中频部分的实现原理以及硬件框图。在此基础上,进行了硬件平台上FPGA部分的功能实现,并对系统进行了调试。相关的仿真及硬件测试结果验证了方案的可行性。该扩频系统采用模块化设计,优点是体积小,灵活性好,低功耗,可扩展性强。     

图像放大中的两种FIR内插滤波器实现结构及其抗混叠效果比较

简述了FIR内插滤波的两种高效结构,说明两种内插滤波器的优缺点.针对图像放大中出现的混叠现象,采用相同的参数和参考图像,在视频缩放模块中运用两种不同类型的内插滤波器进行效果对比,得到预期的效果.     

直流微电机用环形低压压敏电阻器的性能比较

测量了目前直流微电机消噪用 Zn O和 Sr Ti O3两类环形压敏电阻器的特性参数 ,分析了它们的介电 -频率和介电 -温度特性 ,并与所研制的用籽晶法制备的 Zn O压敏电阻的性能相比较。比较测量结果说明 ,采用籽晶法制备的 Zn O压敏电阻器 ,具有易于低压化且压敏特性良好的优点。尽管 Zn O的电容量不及 Sr Ti O3,但由于Zn O压敏电阻的制备属常规工艺且成本低廉 ,在要求价格低的直流微电机应用领域 ,只要提高 Zn O环形压敏电阻器的压敏特性 ,它仍具有较高的实用价值     

DVB-C传输系统中的MQAM调制研究

现有的DVB-C传输系统中使用64QAM调制,这使得不断增多的数字电视的传输受到了一定程度的限制。通过对MQAM调制的研究,理论上可以通过增加发射功率的办法来使用更好的QAM调制技术,以获取更大的频带利用率改善现有的传输系统。     

Using FPGAs to implement self-timed systems

Asynchronous or self-timed systems that do not rely on a global clock to keep system components synchronized can offer significant advantages over traditional clocked circuits in a variety of applications. In order to ease the complexity of this style of design, however, suitable self-timed circuit primitives must be available to the system designer. This article describes a technique for building self-timed circuits and systems using a library of circuit primitives implemented using Actel field programmable gate arrays (FPGAs). The library modules use a two-phase transition signaling protocol for control signals and a bundled protocol for data signals. A first-in first-out (FIFO) buffer and a simple routing chip are presented as examples of building self-timed circuits using FPGAs.This work was supported in part by NSF award MIP-9111793.     

基于FPGA的数字视频传输接口ASI的实现

一种基于FPGA的ASI传输接口的实现方案,描述了目标器件为FPGA的VHDL设计流程,并结合在DVBASI传输光端机开发过程中的经验,给出了用CYPRESS公司芯片实现ASI的发送和接收,用FPGA对其进行逻辑控制的一些方法和技巧.