一种高效率2.4 GHz CMOS E类功率放大器

基于IBM SOI 0.18 μm CMOS工艺,设计了一种高功率附加效率(PAE)的E类功率放大器,由驱动级和输出级两级构成。驱动级采用E类结构,使输出级能更好地实现开与关。输出级采用电感谐振寄生电容,提高了效率。输出级的共栅管采用自偏置的方式,防止晶体管被击穿。两级之间使用了改善输出级电压和电流交叠的网络。仿真结果表明,在2.8 V电源电压下,工作频率为2.4 GHz时,功率放大器的输出功率为23.17 dBm,PAE为57.7%。     

一种60 GHz CMOS高效率功率放大器

为了满足短距离无线高速传输的应用需求,基于SMIC 90 nm 1P9M CMOS工艺,设计了一种可工作在60 GHz的功率放大器(PA)。该PA为单端三级级联结构。采用顶层金属方法,设计具有高品质因子的小感值螺旋电感,用于输入、输出和级间匹配电路,以提高电路的整体性能。通过减少传输损耗和输出匹配损耗,提高了附加功率效率。仿真结果表明,在1.2 V电源电压下,该PA的功率增益为17.2 dB,1 dB压缩点的输出功率为8.1 dBm,饱和输出功率为12.1 dBm,峰值功率附加效率为15.7%,直流功耗为70 mW。各性能指标均满足60 GHz通信系统的要求。     

1.8 GHz CMOS高效率E类功率放大器

电子产品的低功耗设计已成为研究的热点,低功耗、高效率功率放大器已成为降低系统功耗的关键所在.E类功率放大器是一种开关模式的功率放大器,理论上可以达到100%的漏极效率,具有广泛的应用前景.论述了用标准CMOS工艺实现高效率E类功率放大器所面临的诸多挑战以及一些相应的解决措施,并以0.18μm CMOS工艺设计了包含驱动级的两级结构的E类功率放大器.Spectre仿真结果表明,所设计的功率放大器在 25.5 dBm的输出功率时,具有52.8%的功率附加效率.     

一种E类高效GaN HEMT功率放大器设计

功率附加效率是现代无线通信系统中一个重要的指标,较高的效率会大幅提高无线通信系统的运行时间,增强电池的续航能力,提高能源利用率,对移动通讯设备和移动安防设备而言,这几点尤为重要。文中以一款GaN HEMT功率放大器为基础,设计了一种简洁有效的E类功率放大器,用负载牵引技术和谐振器提高了器件的功率附加效率,在120～200 MHz近一个倍频程的工作频带内,实测功率附加效率均约达到74%,增益和输出功率分别约为13 dB和40 dBm。     

CMOS伪差分E类射频功率放大器设计

分析了E类功放的非理想因素,其中着重分析寄生电感对系统性能的影响,采用伪差分E类功放结构有效地抑制寄生电感的影响。最后基于理想的设计方程和Load Pull技术,采用 0.18 μm CMOS工艺,设计出高效率的差分E类功率放大器。在电源电压1.8 V,温度25 ℃,输入信号0 dBm条件下,具有最大输出功率26.1 dBm,PAE为60.2%。     

一种65 nm CMOS 60 GHz高增益功率放大器

设计了一种基于65 nm CMOS工艺的60 GHz功率放大器。采用共源共栅结构与电容中和共源级结构相结合的方式来提高功率放大器的增益,并采用两路差分结构来提高输出功率。采用片上变压器作为输入/输出匹配及级间匹配,以减小芯片的面积,从而降低成本。采用Cadence、ADS和Momentum等软件进行联合仿真。后仿真结果表明,在工作频段为60 GHz时,最大小信号增益为26 dB,最大功率附加效率为18.6%,饱和输出功率为15.2 dBm。该功率放大器具有高增益、高效率、低成本等优点。     

2.4GHz SiGe HBT E类高功率放大器

针对无线通信飞速发展对高功率和高效率功率放大器的需求,提出了一种Cascode结构的2.4 GHz E类高功率放大器。它采用单端接地和单级放大的电路形式。基于国内新研制的0.18μm SiGe BiCMOS工艺,实现了片内全集成,包括输入与输出匹配网络,具有结构简单、高集成度等特点。同时,考虑了器件的击穿电压,高电流下的电迁移和高功率的稳定性等问题,并进行了优化设计。结果表明,在10 V电源电压时,放大器的输出功率高达30 dBm,效率PAE为39.69%,最大功率增益达14 dB。     

用于WPT的高效率氮化镓E类功率放大器研究

无线能量传输系统(WPT)具有高度的灵活性和便利性,可作为电源元件广泛应用于可穿戴和便携式电子设备领域。但受传输频率、发射模块功率放大电路的损耗等因素对传输效率和传输距离的影响,WPT无法充分发挥其预期的潜力。为改善WPT的传输效率,提出了一种高效率氮化镓E类功率放大器,并通过理论分析确定了工作频率和功率管型号,然后运用ADS软件对基于氮化镓(GaN)的E类功率放大电路进行了参数设计和仿真调试。仿真结果表明,在工作频率为13.56 MHz、负载为50Ω的情况下,功率附加效率(PAE)最大可达97.4%,输出功率可达44.4 dBm,同时在20～100Ω负载范围内,PAE都能达到90%以上,符合分析结果,可用于提高WPT系统的传输效率和传输距离。     

高线性度CMOS射频AB类功率放大器设计

CMOS射频AB类功率放大器广泛应用于单片集成无线芯片内.采用恒定最大电流的方法对其效率进行分析,采用归一化输入电压的方法对其线性度进行分析.利用AB类功率放大器系统增益的非线性与CMOS跨导非线性相互补偿,提高了CMOS射频AB类放大器的线性度.基于TSMC 0.18μm CMOS混合信号工艺,设计了一款两级射频AB类功率放大器.该射频功率放大器差动输入,单端输出,工作频段为804~940MHz,工作电压为3V.仿真指标为:增益为11dB,输出1dB压缩点为17.2dBm,OIP3为18.2dBm,附加效率为37%.     

基于中和电容的60 GHz CMOS功率放大器设计

功率放大器（Power Amplifier, PA）是射频前端重要的模块,本文基于SMIC 55 nm RF CMOS 工艺,设计了一款60 GHz 两级差分功率放大器。针对毫米波频段下,硅基CMOS晶体管栅漏电容（Cgd）严重影响放大器的增益和稳定性的问题,采用交叉耦合电容中和技术抵消Cgd影响。通过优化级间匹配网络和有源器件参数,提高了功率放大器的输出功率,增益和效率。后仿结果显示,在1.2V的供电电压下,工作在60 GHz的功率放大器饱和输出功率为11.3 dBm,功率增益为16.2 dB,功率附加效率为17.0%,功耗为62 mW。芯片面积380×570 um2 。     

基于40 nm CMOS工艺的高效率功率放大器设计

针对硅基毫米波功率放大器存在的饱和输出功率较低、增益不足和效率不高的问题,基于TSMC 40nm CMOS工艺,设计了一款工作在28GHz的高效率和高增益连续F类功率放大器。提出的功率放大器由驱动级和功率级组成。针对功率级设计了一款基于变压器的谐波控制网络来实现功率合成和谐波控制,有效地提高了功率放大器的饱和输出功率和功率附加效率。采用PMOS管电容抵消功率级的栅源电容,进一步提高线性度和增益。电路后仿真结果表明,设计的功率放大器在饱和输出功率为20.5dBm处的峰值功率附加效率54%,1dB压缩点为19dBm,功率增益为27dB,在24GHz~32GHz频率处的功率附加效率大于40%。     

2.4GHz CMOS高线性功率放大器

采用A类与B类并联的结构,设计了一种2.4GHz高线性功率放大器.输入信号较小时,A类放大器起主要作用;随着输入信号的增大,B类放大器起的作用越来越明显,来补偿A类的压缩,由此显著提高了放大器的线性度.电路主体为共栅管采用自偏置方法的共源共栅结构,提升了功放大信号工作时的可靠性.电路采用中芯国际0.13 μmCMOS工...     

一种高频E类功率放大器设计方法

E类功率放大器(PA)具有设计简单和高效率的优点,然而频率较高时功率管的寄生输出电容大于E类功率放大器所需的电容,这个寄生输出电容导致E类功率放大器的效率降低.提出一种高频E类功率放大器的设计方法,使用负载牵引得到考虑寄生输出电容后的最佳负载阻抗,再结合谐波阻抗控制方法设计E类功率放大器.采用飞思卡尔的横向扩散金属氧化物半导体(LDMOS)功率管MRF21010设计了一款工作在930～960 MHz的E类功率放大器.测试数据表明,该功率放大器的输出功率为36.8 dBm (4.79W),具有79.4％的功率附加效率.     

A 50 to 70 GHz Power Amplifier Using 90 nm CMOS Technology

A 50 to 70 GHz wideband power amplifier (PA) is developed in MS/RF 90 nm 1P9M CMOS process. This PA achieves a measured P_sat of 13.8 dBm, P_{1 dB} of 10.3 dBm, power added efficiency (PAE) of 12.6%, and linear power gain of 30 dB at 60 GHz under V_DD biased at 1.8 V. When V_DD is biased at 3 V, it exhibits P_sat of 18 dBm, P_{1 dB} of 12 dBm, PAE of 15%, and linear gain of 32.4 dB at 60 GHz. The MMIC PA also has a wide 3 dB bandwidth from 50 to 70 GHz, with a chip size of 0.66 times 0.5 mm². To the author's knowledge, this PA demonstrates the highest output power, with the highest gain among the reported CMOS PAs in V-band.