基于极大似然估计的动态P-坚持CSMA协议

基于极大似然估计统计理论,对p-坚持CSMA协议中的参数p进行动态拟合的一种CSMA改进方法。     

基于FPGA双优先级P坚持CSMA协议的研究

为了在实际信道条件下研究无线传感器网络中的双优先级MAC协议,提出了一种基于现场可编程门阵列(FPGA)的硬件电路实现方案.首先运用平均周期法建立数学模型,求得双优先级P坚持CSMA协议的吞吐量与节点平均功率理论值;然后运用Verilog HDL依据协议控制原理设计相应功能模块,建立了稳定传输的电路系统.电路实验的仿真值与理论值一致,证实了该设计方案实现准确率较高,实时传输性能好等特点.     

基于FPGA的以太网MAC子层协议设计实现

介绍了基于现场可编程门阵列(FPGA)的以太网MAC子层协议的硬件实现方法。硬件结构上由控制模块、发送模块和接收模块3个部分组成,发送模块和接收模块采用状态机控制数据发送和接收的过程,完成数据的封装、发送和接收功能。     

基于IP协议的FPGA万兆可靠互联通信设计与实现

近年来, 云计算和大数据处理迅猛发展, 现场可编程门阵列(field programmable gate array, FPGA)由于拥有独特的并行处理能力, 已在大数据处理中得到广泛应用. 而通信网络的好坏会直接影响大数据处理的性能, 基于此提出一种基于IP协议的FPGA万兆可靠保序互联通信系统, 基于三指针环形缓冲池以及并行序号管理实现线速万兆数据通信, 利用硬件超时重传机制实现可靠数据通信. 该系统与用户接口采用先进先出(first in first out, FIFO)队列方式, 接口简单; 采用IP协议进行通信, 使得通信协议开销较小, 具有良好的系统扩展性; 实际传输速率可达9.33 Gbit/s.     

基于FPGA数字钟的设计与实现

伴随着集成电路(IC)技术的发展,电子设计自动化(EDA)逐渐成为重要的设计手段,经广泛应用于模拟与数字电路系统等许多领域.本设计给出了多功能数字钟自顶向下(TOP)的设计思想和实现方案,采用结构描述风格,依据功能将系统分为五个模块组成:分频模块:控制模块、计数器模块、闹铃模块、显示模块,并用Verilog HDL实现各个功能模块,图形输入法生成顶层模块.最后在EDA工具MAX PLUS II下进行仿真,验证数字钟FPGA设计的正确性和实用性.     

基于FPGA的数字钟设计与实现

以QuartusII软件为设计平台,采用Verilog HDL语言,运用自上而下的模块化设计思想对数字钟各电路模块进行详细设计,最后通过编译、仿真并下载至FPGA芯片中验证设计的正确性.系统整体设计具有灵活性好、外围电路少、开发周期短等优点,并在传统数字钟的基础上添加了百分秒计时及显示模块,大大增加了数字钟的计时精度.     

基于FPGA的波形发生器的设计与实现

以嵌入式微处理器软核NIOSⅡ为核心, 将微处理器、总线、数字频率合成器(DDS)、存储器、I/O接口等硬件设备集中在一片FPGA上.创建一个SOPC系统.通过软件编程实现不同频率,不同相位的波形.SoC系统的构建是利用Ahera的设计工具Quartus Ⅱ并结合Verilog-HDL语言,采用硬件编程的方法进行实现的.通过实验验证.本系统达到了预定的要求, 并证明了采用软硬件结合,利用DDS技术实现函数波形发生器的方法是可行的.     

基于FPGA数据通信接口的设计与实现

随着信息化、数字化技术的不断发展,数字集成电路的应用越来越广泛,可编程逻辑器件也由早期的储存少量的数据发展到如今的超大规模复杂组合逻辑与时序逻辑的现场可编程逻辑器件,即FPGA。本文就对基于FPGA数据通信接口的设计与实现做出研究。     

基于FPGA的流水线技术设计与实现

本文以一个16阶FIR滤波器设计为例,讨论了在FPGA中设计流水线加法器、乘法器及FIR滤波器的设计方法,并对性能进行比较,说明了流水线设计方法能较好地提高运算速度。     

基于FPGA的QPSK调制器设计与实现

采用FPGA设计芯片技术对多进制数字通信技术的QPSK调制器实现进行了设计研究,将调制器中原有多种专用芯片的功能集成在一片大规模可编程逻辑器件FPGA芯片上,实现了高度集成化、小型化.实际研究仿真表明,该方案具有突出的灵活性和高效性,为设计者提供了多种可自由选择的设计方法和工具.     

基于FPGA的异步FIFO设计与实现

随着现代数字电路系统密度和规模的不断扩大,一个系统中通常会包含多个时钟,因此不同时钟之间的数据传输成为亟待解决的问题.而一种可靠易行的解决方案就是异步FIFO.异步FIFO需要非常严格的多时钟技术,难以作出正确的设计合成和分析.本文提出了一种利用格雷码作为读写地址计数器的异步FIFO的设计方法,有效的避免了数据在不同时钟时间传输时遇到的亚稳态问题.并给出了综合仿真结果.     

基于FPGA的DDS信号源设计与实现

利用DDS和FPGA技术设计一种信号发生器.介绍了该信号发生器的工作原理、设计思路及实现方法.在FPGA器件上实现了基于DDS技术的信号源,并可通过键盘控制其输出波形的各种参数,频率可控范围为100 Hz～10 MHz,频率调节步进为100 Hz,频率转换时间为25 ns.     

基于FPGA的自适应均衡器设计与实现

在对LMS算法进行MATLAB仿真的基础上,采用硬件描述语言VHDL和FPGA完成LMS自适应算法的硬件实现。自适应均衡器的设计采用自上向下的设计思想、串并行相结合的流水线操作方法、定点运算方法,在Quartus II 4.1平台和Stratix II系列芯片上进行了综合和仿真。结果表明,该设计结果符合要求,能实现自适应过程。     

基于FPGA的QPSK解调器设计与实现

全数字调制解调技术具有多速率、多制式、智能性等特点,这极大的提高了通信系统的灵活性和通用性,符合未来通信技术发展的方向。采用FPGA设计芯片技术对QPSK解调器实现了设计研究,将解调器中原有多种专用芯片的功能集成在一片大规模可编程逻辑器件FPGA芯片上,实现了高度集成化、小型化。实际研究仿真表明,该方案具有突出的灵活性和高效性,为设计者提供了多种可自由选择的设计方法和工具。     

基于FPGA的VGA控制器设计与实现

利用FPGA设计一个类似点阵LCD显示的VGA显示控制器,可实现文字及简单的图表显示.工作时只需将要显示内容转换成对应字模送入FPGA,即可实现相应内容的显示.     

基于FPGA的PCIe SSD设计与实现

为满足大数据时代数据密集型应用日益增长的存储需求,设计与实现了一个高性能固态盘原型系统。该固态盘以闪存为存储介质,与主机通过PCIe接口进行通信,主控逻辑基于FPGA实现。在FPGA内部实现了PCIe接口模块、缓存控制器、闪存转换层和闪存控制器。介绍了PCIe接口、闪存转换层和闪存同步控制器等模块的设计与实现。测试结果表明,该固态盘原型系统写带宽达到2.6GB/s,读带宽达到2.93GB/s,读写IOPS(input/output operations per second)达到300 000,能够满足高带宽高吞吐率的存储需求。     

基于FPGA的交织器的设计与实现

运用交织技术,以现场可编程门阵列(FPGA)实现DVB系统前端的交织器.具体分析了其实现原理和工作过程,并给出了仿真的交织器输出波形,最后用特定的FPGA器件来实现.     

基于FPGA的RISC微处理器的设计与实现

基于FPGA和电子设计自动化技术,采用模块化设计的方法和VHDL语言,设计一个基于FPGA的RISC微处理器.该微处理器主要由控制器、运算器和寄存器组成,具有指令控制、操作控制、时间控制和数据加工等基本功能,其指令长度为16位定长,采用立即寻址和直接寻址两种方式.仿真结果表明,基于FPGA的RISC微处理器的时钟频率为23.02MHz,且功能完全达到设计要求.     

基于FPGA的电子密码锁的设计与实现

由于电子密码锁具有成本低、安全性高、功耗低、易操作等优势，使得其越来越受到人们的青睐。本设计利用QuartuslI软件平台和大规模可编程逻辑器件FPGA，完成了电子密码锁的功能设计与仿真，大大简化了密码锁的结构，提高了密码锁的保密性和可靠性。     

基于FPGA的数字锁相环的设计与实现

本文介绍了当前广泛应用的数字锁相环的原理和基于FPGA的设计与实现方法,阐明了其基本工作原理和设计思想,给出了系统主要模块的设计过程和仿真结果;用可编程逻辑器件FPGA予以实现。