一种用于短距离器件的带自校准的Σ-Δ分数分频频率综合器

介绍了一种应用于433/868MHz频段短距离器件的分数分频频率综合器. 采用带自适应频率校准的宽带压控振荡器来覆盖要求的频段,并采用3位量化、3阶的Σ-△调制器来实现分数分频和改善锁相环的带外噪声. 测试结果表明,自适应频率校准能够正常工作,压控振荡器的频率调节范围为1.31~1.18GHz,在3MHz频偏处的带外噪声为-139dBc/Hz,分数毛刺低于-60dBc. 芯片采用0.35μm CMOS工艺,芯片面积仅为1.8mm2,功耗仅为57mW.     

一种用于短距离器件的带自校准的∑-Δ分数分频频率综合器

介绍了一种应用于433/868MHz频段短距离器件的分数分频频率综合器.采用带自适应频率校准的宽带压控振荡器来覆盖要求的频段,并采用3位量化、3阶的Σ△调制器来实现分数分频和改善锁相环的带外噪声.测试结果表明,自适应频率校准能够正常工作,压控振荡器的频率调节范围为1.31～1.18GHz,在3MHz频偏处的带外噪声为-139dBc/Hz,分数毛刺低于-60dBc.芯片采用0.35μm CMOS工艺,芯片面积仅为1.8mm2,功耗仅为57mW.     

一种低相位噪声的UHF频段小数分频频率综合器

提出并实现了一款采用相位噪声优化技术的特高频(UHF)频段小数分频频率综合器,其工作频率为0.8～1.6 GHz.采用死区消除技术减少了鉴频鉴相器和电荷泵的噪声对系统的影响.采用分布式变容管结构和二阶谐波滤除技术设计压控振荡器,使压控振荡器获得了更低的相位噪声.采用新型的陷波滤波技术设计△-∑调制器,进一步降低带内相位噪声和系统的杂散.采用TSMC 180 nm CMOS工艺进行了流片验证.测试结果表明该频率综合器在0.01,1和10 MHz频偏处的最大相位噪声分别为-95,-127和-146 dBc/Hz,杂散抑制低于-81 dBc,而频率综合器芯片的功耗仅为20 mW,芯片面积为2.5 mm×1.1 mm.     

应用于射频收发机的低功耗频率综合器

基于0.18μm 1P6M CMOS工艺,设计并实现了一种用于工作在2.4 GHz ISM频段的射频收发机的整数型频率综合器。频率综合器采用锁相环结构,包括片上全集成的电感电容压控振荡器、正交高频分频器、数字可编程分频器、鉴频鉴相器、电荷泵、二阶环路滤波器,为接收机提供正交本地振荡信号并驱动功率放大器。通过在PCB板上绑定裸片的方法进行测试,测试结果表明,压控振荡器的频率覆盖范围为2.338～2.495 GHz;锁定频率为2.424 GHz时,频偏3 MHz处的相位噪声为-113.4 dBc/Hz,带内相位噪声为-65.9 dBc/Hz;1 MHz处的参考杂散为-45.4 dBc,满足收发机整体性能指标的要求。在1.8 V电源电压下,频率综合器整体消耗电流仅为6.98 mA。芯片总面积为0.69 mm×0.56 mm。     

一种780～930 MHz低功耗LCVCO的设计

综合分析了压控振荡器设计的参数对指标、性能的影响;根据分析结果,实现了一个工作在700～900 MHz的低功耗压控振荡器.该压控振荡器采用UMC 0.18 μm CMOS工艺实现,三位粗调电容.测试结果表明,该压控振荡器输出频率780～930 MHz,VCO相位噪声为-103 dBc/1 MHz,芯片面积为700 μm×600 μm,功耗仅为6.1 mW.     

宽带低相噪低杂散Σ-Δ小数分频频率综合器

采用65 nm CMOS工艺,设计了一种宽带低相噪低杂散的Σ-Δ小数分频频率综合器。该频率综合器采用3个压控振荡器以及可编程分频链路实现宽带输出,每个压控振荡器采用自适应衬底偏置技术以减小PVT变化的影响。可编程分频器采用重定时单元同步输出,降低了分频器的相位噪声。自动频率校准模块采用一个可对压控振荡器直接计数的结构,缩短了频率锁定时间。Σ-Δ调制器中采用了陷波滤波结构,降低了高频量化噪声。后仿真结果表明,1.2 V电源电压下,该频率综合器可输出正交信号的频率范围为0.2~6 GHz,输出频率为3.762 5 GHz时,相位噪声为-113.59 dBc/Hz @1 MHz,参考杂散为-59.3 dBc,功耗为91 mW。     

一种应用于多频接收机的宽带频率综合器

采用0.18µm 1P6M CMOS工艺实现了一种应用于多频接收机的整数分频频率综合器。该频率综合器为接收机提供频率分别为2.57GHz, 2.52GHz, 2.4GHz 和 2.25GHz的本振信号。为了覆盖要求的频点,其宽带压控振荡器同时采用了可变电容阵列和可变电感阵列。经测试,压控振荡器的频率调谐范围为1.76GHz~2.59GHz。对于频率为2.57GHz, 2.52GHz, 2.4GHz 和 2.25GHz的载波,在1MHz频偏处,相位噪声分别为-122.13dBc/Hz、-122.19dBc/Hz、-121.8dBc/Hz和-121.05dBc/Hz。其带内相位噪声分别为-80.09dBc/Hz、-80.29dBc/Hz、-83.05dBc/Hz 和-86.38dBc/Hz。包括驱动电路在内的芯片功耗约为70mW。芯片面积为1.5mm×1mm。     

一种低噪声CMOS差分环型压控振荡器的设计和分析

设计和分析了一种高稳定性,宽频带范围,低噪声的差分环型压控振荡器.该电路具有较低的压控增益,较好的线性范围,较低的相位噪声.应用复制偏置电路,对差分环型压控振荡器的控制电压进行复制,以提高对环型压控振荡器电源电压噪声和衬底噪声的抑制.采用0.6 tanCMOS工艺进行模拟仿真,当控制电压从1 V到3.2 V变化时,相应的振荡频率为130 MHz到740 MHz;在偏离中心频率100 kHz,1 MHz频率处的相位噪声为-89 dBc,-110 dBc.     

一种1GHz多频带压控振荡器的设计

基于3.3V 0.35μm TSMC 2P4M CMOS体硅工艺,设计了一款1GHz多频带数模混合压控振荡器.采用环形振荡器加上数模转换器结构,控制流入压控振荡器的电流来调节压控振荡器的频率而实现频带切换.仿真结果表明,在1V～2V的电压调节范围内,压控振荡器输出频率范围为823.3MHz～1.061GHz,且压控振荡器的增益仅有36.6MHz/V,振荡频率为1.0612GHz时,频率偏差1MHz处的相位噪声为-96.35dBc/Hz,在获得较大频率调节范围的同时也能保持很低的增益,从而提高了压控振荡器的噪声性能.     

集成宽频Σ-Δ分数频率合成器的实现

提出了一种新型低噪声、宽跟踪范围的集成分数频率合成器.该合成器采用3位3阶Σ-Δ调制器和对数字信号进行粗调、对模拟信号进行微调的宽频开关电容阵列LC压控振荡器,其中,数字和模拟调谐控制信号由4位2级并行流水线A/D转换器产生.详细分析了该合成器的结构和实现电路,并采用0.25 μm CMOS工艺实现.测试结果显示,电路在偏离载波频率10 kHz处带内相位噪声为-86.2 dBc/Hz,在偏离载波频率2 MHz处的带外相位噪声为-130 dBc/Hz,且具有小于5 Hz的频谱分辨率.     

用于WCDMA/ Bluetooth/ZigBee的分数频率综合器

本文用0.18μm RF-CMOS的工艺实现了一个用于WCDMA/Bluetooth/ZigBee的三模分数频率综合器,该综合器用了一个带噪声滤波的压控振荡器,且三种模式下带内相位噪声小于-80dBc/Hz 而1MHz的频偏处相位噪声则小于-115dBc/Hz. 该频率综合器在1.8V的供电电压下消耗电流21mA.三种模式下硬件共享大,面积小,仅为1.5mm×1.4mm. 本文给出了系统结构,电路设计及测试结果.     

一种适用于2.4GHz ISM射频波段的全集成CMOS压控振荡器

提出了一种频率可调范围约230MHz的全集成LC压控振荡器(VCO).该压控振荡器是用6层金属、0.18μm的标准CMOS工艺制造完成.采用MOS晶体管和电容组合来实现等效变容管,为降低芯片面积仅使用一个片上螺旋电感,并实施了低电压、低功耗的措施.测试结果表明,该压控振荡器在电源电压为1.8V的情况下功耗约为10mW,在振荡器中心频率为2.46GHz时的单边带相位噪声为-105.89dBc/Hz@600kHz.该压控振荡器可以应用于锁相环电路或频率综合器中.     

粗调和细调相结合的标准CMOS低噪声环形压控振荡器

本文提出了一种基于65nm CMOS标准工艺、采用粗调和细调相结合的低噪声环形压控振荡器。论文分析了环形振荡器中的直接频率调制机理,并采用开关电容阵列来减小环形压控振荡器的增益从而抑制直接频率调制效应。开关电容采用电容密度较高的二维叠层MOM电容使该压控振荡器与标准的CMOS工艺兼容。所设计压控振荡器的频率范围为480MHz～1100MHz,调谐范围为78%,测试得到输出频率为495MHz时的相位噪声为-120dBc/Hz@1MHz。该压控振荡器在1.2V的偏压下的功耗为3.84mW,相应的优值(FOM)为-169dBc/Hz。     

一个应用于GSM/PCS/DCS/WCDMA收发机的带频率自校准技术的3~5 GHz低相位噪声分数分频频率综合器

本文给出了一种应用于GSM/PCS/DCS/WCDMA收发机的低相位噪声Σ-Δ分数分频频率综合器的设计。提出了一种新的环路稳定性分析方法,从而保证了锁相环路不会因为工艺、温度以及频率的偏差而导致不稳定。所设计的压控振荡器采用经过改进的数字控制电容阵列,扩展了振荡器的调谐范围,降低了相位噪声。同时,本文还采用了一种高精度的自动频率校准技术以自动选择振荡器的频带,并且提高了其相位噪声性能。芯片在SMIC 0.13 μm CMOS工艺下制造。测试结果表明,在1.2 V电源电压下,所设计的频率综合器的锁定范围达到3.05 GHz到5.17GHz,能够覆盖所要求的5个频带,并且锁定时间小于30 μs。测试得到的带内噪声在3.8GHz、2GHz和948MHz载波频率下分别为-89、-95.5和101dBc/Hz,相应的在1 MHz频偏处的带外噪声为-121、-123和-132dBc/Hz,能够满足以上提到的协议标准对相位噪声的要求。     

一种2.4GHz正交输出频率综合器

介绍了一种用于bluetooth的基于0.35μm CMOS工艺的2.4GHz正交输出频率综合器的设计和实现.采用差分控制正交耦合压控振荡器实现I/Q信号的产生.为了降低应用成本,利用一个二阶环路滤波器以及一个单位增益跨导放大器来代替三阶环路滤波器.频率综合器的相位噪声为-106.15dBc/Hz@1MHz,带内相位噪声小于-70dBc/Hz,3.3V电源下频率综合器的功耗为13.5mA,芯片面积为1.3mm×0.8mm.     

一种适用于2 4GHz ISM射频波段的全集成CMOS压控振荡器

提出了一种频率可调范围约 2 30MHz的全集成LC压控振荡器 (VCO) .该压控振荡器是用 6层金属、0 18μm的标准CMOS工艺制造完成 .采用MOS晶体管和电容组合来实现等效变容管 ,为降低芯片面积仅使用一个片上螺旋电感 ,并实施了低电压、低功耗的措施 .测试结果表明 ,该压控振荡器在电源电压为 1 8V的情况下功耗约为10mW ,在振荡器中心频率为 2 46GHz时的单边带相位噪声为 - 10 5 89dBc/Hz @6 0 0kHz .该压控振荡器可以应用于锁相环电路或频率综合器中.     

一种应用于无线局域网收发机的0.13 μm CMOS ΔΣ 分数型频率综合器

本文提出一种应用于IEEE 802.11b/g 无线局域网收发机的ΔΣ 分数型频率综合器。该设计采用了0.13 μm CMOS 工艺。LC型的压控振荡器采用了片上集成的差分电感。分数分频器由吞脉冲式分频器和带噪声整形技术的3阶MASH类型的ΔΣ调制器构成。测试结果表明,参考频率为20 MHz环路带宽为100 kHz的情况下,该设计所有信道的相位噪声性能均可达到带内-93 dBc/Hz,带外-118 dBc/Hz。积分均方相位误差小于0.8。整个设计在1.2V电源条件下消耗8.4 mW的功耗,占用0.86 mm2的面积。     

低相位噪声毫米波单片压控振荡器的研制

采用0.18um GaAs PHEMT工艺,设计和研制了毫米波压控振荡器.该压控振荡器采用反射式结构,并针对了我国本地多点分配业务(LMDS)频段进行了优化设计,芯片采用OMM IC ED02AH工艺实现,芯片的尺寸为1.2mm×0.8mm.实测性能指标为:在28.46GHz,该压控振荡器的输出功率为7.3dBm,偏移1MHz处的相位噪声为-101dBc/Hz,调谐范围为27.5~30.4GHz.     

一种2.4GHz正交输出频率综合器

介绍了一种用于bluetooth的基于0.35μm CMOS工艺的2.4GHz正交输出频率综合器的设计和实现.采用差分控制正交耦合压控振荡器实现I/Q信号的产生.为了降低应用成本,利用一个二阶环路滤波器以及一个单位增益跨导放大器来代替三阶环路滤波器.频率综合器的相位噪声为-106.15dBc/Hz@1MHz,带内相位噪声小于-70dBc/Hz,3.3V电源下频率综合器的功耗为13.5mA,芯片面积为1.3mm×0.8mm.     

CMOS低相位噪声频率合成器设计

基于工业自动化无线网络的需求,设计了一款低相位噪声小数分频频率合成器。频率合成器通过采用一个1.4~2.2GHz超低压控灵敏度压控振荡器和可调同相/正交分频器,能够实现在220~1 100 MHz范围内产生同相/正交信号。此外,还采用了相位开关预分频器用于降低锁相环相位噪声,自校准充电荷泵用于抑制过冲,相位频率检波器用于缩短稳定时间。频率合成器采用TSMC 0.18μm CMOS工艺制造,芯片面积1.2mm2,供电电压1.8V,功耗仅为15mW。在200kHz环路带宽内,测得的最小相位噪声在10kHz和1 MHz频偏时分别为-106dBc/Hz和-131dBc/Hz,能够在13.2μs内达到稳定。